CoWoS 패키징 공급 부족과 수요 예측

2026년 현재 반도체 시장의 가장 큰 병목 현상은 칩을 만드는 공정보다, 그 칩들을 하나로 묶는 CoWoS(Chip on Wafer on Substrate) 패키징에서 발생하고 있다.

현재 시점의 공급 현황과 수요 예측을 정리해 보자.

1. CoWoS 공급 부족의 실태 (2026년 현황)

2026년 1분기 기준, TSMC의 첨단 패키징 라인은 그야말로 풀가동상태를 넘어선 초과 수요에 직면해 있다.

대기 시간 (Lead Time) : TSMC의 주요 패키징 팹(AP3, AP5, AP6)은 이미 2027년 물량까지 완판 되었으며, 주문 후 제품을 받기까지의 리드타임은 52~78주(약 1년~1.5년)에 달한다.

승자 독식 구조 : 전체 CoWoS 생산 능력의 약 60~70%를 엔비디아(NVIDIA)가 선점하고 있다.

나머지 물량을 놓고 구글(TPU), 아마존(AWS), 메타(Meta), 브로드컴 등이 치열한 확보 전쟁을 벌이고 있다.

기술적 병목 : 단순히 공장만 늘린다고 해결되지 않는다.

CoWoS-L(로컬 실리콘 인터포저 사용) 등 더 복잡한 패키징 기술이 요구되면서 공정 난이도가 올라가 생산 수율을 맞추기가 까다롭기 때문이다.

2. 수요 예측 : 100만 장 시대의 도래

시장 조사 기관들과 업계의 예측에 따르면, CoWoS 수요는 꺾일 기미 없이 가파르게 상승 중이다.

수요 규모 : 글로벌 CoWoS 수요는 2024년 37만 장에서 2025년 67만 장을 거쳐, 2026년에는 100만 장을 돌파할 것으로 보인다.

불과 3년 만에 3배 이상 급성장하게 되는 것이다.

엔비디아 : 차세대 루빈(Rubin) 아키텍처 및 블랙웰 울트라(Blackwell Ultra) 생산을 위해 약 60만 장에 가까운 웨이퍼를 요구하고 있다.

커스텀 ASIC : 구글의 TPU v6, 메타의 MTIA 등 빅테크들이 자체 설계한 칩의 양산이 본격화되면서 전체 수요의 약 20% 이상을 차지하고 있다.

3. TSMC의 대응과 시장의 변화

공급 부족을 해결하기 위해 TSMC와 파트너사들이 긴박하게 움직이고 있다.

공격적 증설 : TSMC는 2026년 말까지 CoWoS 월간 생산 능력을 12만 5천 장 ~ 13만 장 수준으로 확대하는 것을 목표로 하고 있다.

이는 2024년 대비 3배 이상 늘어난 수치이다.

낙수 효과 (Spillover) : TSMC가 모든 수요를 감당하지 못하면서, ASE, 앰코(Amkor) 같은 OSAT(외주반도체패키징테스트) 업체들이 TSMC로부터 물량을 넘겨받아 수익이 급증하고 있다.

삼성전자 역시 아이큐브(I-Cube) 기술을 앞세워 틈새시장을 공략 중이다.

패널 레벨 패키징(PLP) 검토 : 기존 원형 웨이퍼가 아닌 사각형 패널 위에서 패키징하여 생산성을 높이는 CoPoS(Panel-level) 기술이 차세대 대안으로 급부상하고 있으며, TSMC는 2026년 중 장비를 반입해 테스트를 시작할 예정이다.

결론적으로, 2026년은 칩을 얼마나 잘 설계하느냐보다 TSMC의 CoWoS 슬롯을 얼마나 확보했느냐가 AI 기업의 실적과 시가총액을 결정짓는 가장 중요한 지표가 되었다.

TSMC의 CoWoS 로드맵은 반도체 제조의 중심이 전공정(회로 그리기)에서 후공정(패키징)으로 완전히 넘어왔음을 보여주고 있다.

TSMC는 현재 쏟아지는 수요를 감당하기 위해 유례없는 속도로 설비 투자와 공장 증설을 진행 중이다.

1. CoWoS 생산량 확대 로드맵 (2024~2027)

TSMC는 매년 생산 능력을 2배 가까이 늘리는 공격적인 목표를 실행하고 있다.

월간 생산량 목표는 24년 3.5만~4.5만 장, 25년 7만~8만 장, 26년 12만~14만이며 27년에는 14~15만 장으로 목표하고 있다.

현재 상황 (2026년 상반기) : TSMC의 첨단 패키징 팹인 AP3, AP5, AP6는 이미 2027년 물량까지 매진되었으며, 주문 후 제품을 받기까지의 리드타임은 52~78주에 달합니다.

2. 대규모 설비 투자 (Capex) 및 신규 공장 현황

TSMC는 2026년 한 해에만 약 520억 ~ 560억 달러 (약 70조 ~ 75조 원)라는 역대 최대 규모의 자본 지출을 예고했다.

이 중 약 10~20%가 순수하게 패키징 및 테스트 공정에 투입된다.

타이중 AP5B 팹 : 2026년 내 완공 및 가동을 목표로 속도를 내고 있으며, CoWoS 생산의 핵심 기지가 될 예정이다.

자이(Chiayi) AP7 팹 : 원래 다른 공정 위주였으나, 최근 시장 수요에 맞춰 CoWoS 전용 라인으로 설계를 변경하여 증설 중이다. P1 팹은 2026년 가동, P2는 2027년 가동 예정이다.

난커(Tainan) AP8 팹 : 기존 시설을 풀가동함과 동시에 추가 확장을 통해 구글, 메타 등 ASIC 고객사들의 물량을 소화할 준비를 하고 있다.

미국 애리조나(Fab 21) : 미국 현지에서도 첨단 패키징 라인을 구축 중이며, 2027년경에는 미국 내에서 생산부터 패키징까지 완결하는 구조를 갖출 계획이다.

3. 기술 로드맵의 변화 : CoWoS-L과 CoPoS

CoWoS-L (Local Interposer) : 더 큰 칩과 더 많은 HBM을 붙이기 위해 실리콘 인터포저를 필요한 부분에만 쓰는 기술이다. 현재 엔비디아 블랙웰 시리즈의 핵심 공정이다.

CoPoS (Panel-level) : 원형 웨이퍼가 아닌 사각형 패널 위에서 작업하여 생산 효율을 극대화하는 차세대 기술이다.

TSMC는 2026년부터 이 기술의 장비 반입과 테스트를 본격화하여 향후 공급 부족의 근본적 해결책으로 삼으려 한다.

4. 시장에 주는 메시지

2026년에도 여전히 칩이 없어서 못 파는 게 아니라, 패키징이 안 돼서 못 파는 상황이 지속된다.

투자 규모의 격차 : TSMC가 패키징에 쏟아붓는 수조 원 단위의 투자는 경쟁사인 삼성전자나 인텔에게는 거대한 진입 장벽이 되고 있다.

고객사들의 확보 전쟁 : 엔비디아가 전체 물량의 60% 이상을 선점하고 있어, 구글이나 애플 같은 기업들도 TSMC의 패키징 라인을 확보하기 위해 수년 전부터 선급금을 지불하며 줄을 서고 있다.