반도체 산업 쉽게 읽기 (4)
파운드리
1) 제조 과정
고객사인 설계회사로부터 생산해야 할 반도체 칩에 대한 설계도를 받게 되면, 이 설계도를 바탕으로 칩 생산에 들어가게 된다.
(그림과 영상이 포함된 자세한 설명은 아래 삼성전자 뉴스룸에서 제공하는 영상을 참고하길 바랍니다.)
https://youtu.be/M2b2kpJRHmM
이미 영상만으로도 쉽게 풀어 설명해 주지만 간략하게 설명하면 다음과 같다.
설계도를 바탕으로 '도선을 그린다'는 개념은 단순히 프린터처럼 그림을 그리는 도화지 위에 직접 잉크를 적당량 분사하여 그린다고 생각할 수 있다.
그러나 반도체 칩은 그 미세한 정도가 단순히 활자를 인쇄하는 정도와는 차원이 다르기 때문에 원하는 곳만 분사하여 그리는 방법으로는 이를 구현할 수가 없다.
이 때문에 포토공정이라는 특이하고 중요한 과정이 포함된다. 그리고자 하는 설계를 큰 유리판 형태에 그려준다. 아무리 미세한 단위의 설계여도 직접 그리는 것이 불가능하기 때문에, 확대된 그림을 그리고 아래 묘사된 것과 같이 빛을 쏘아 렌즈를 통해 웨이퍼를 향하게 쏘면 설계 그림을 원하는 만큼 줄여줄 수 있다.
마스크를 이용한 공정(출처 : 삼성반도체 이야기)그리고 빛이 웨이퍼에 닿았을 때, 빛이 닿은 곳과 닿지 않은 곳을 구분하기 위해 회로를 그릴 웨이퍼에는 이미 감광액이라는 빛에 반응할 물질을 뿌려두어 빛이 닿은 곳과 닿지 않은 곳이 화학적으로 다른 성질을 띄게 만든다.
이후 빛이 닿은 곳과 닿지 않은 곳의 화학적 성질이 다름을 아용하여 깎아 원하는 회로를 그려낼 수 있다. 식각 과정 및 이온 주입/증착 과정 등 이후 과정에 대한 자세한 설명은 위 영상을 참고하면 글로써 보는 것보다 훨씬 더 이해에 도움을 줄 수 있으니 관심 있으신 분들은 한 번 시청하길 바랍니다.
2) 파운드리 산업 동향
설계와 제조, 모두 반도체 생산에서 중요한 축이지만 근래 들어서는 제조의 중요성에 조금 더 무게가 실리는 듯 보인다.
삼성전자의 경우, 2005년부터 파운드리 사업을 시작했지만 2017년 들어서는 설계와 파운드리를 S.LSI사업부에서 맡아오던 것을 분할하여 파운드리 사업부를 독립적으로 만들고 기존의 S.LSI사업부는 팹리스 사업부로 설계에 초점을 맞추기 시작했다.
이 무렵 인텔은 오히려 파운드리 사업을 철수하려는 모습을 보였다. 정확히는 2018년 파운드리 사업에 대한 투자를 거둬들이는데, 파운드리의 미래가 없다고 판단해서라기 보단 당시 인텔 칩 자체에 대한 시장 수요가 컸고 당시로는 파운드리 경쟁사의 기술 수준을 따라잡기 힘들었던 탓으로 보인다. 쉽게 얘기해서 '지금 우리 칩 만들기도 바쁜데 남의 칩은 어떻게 만들어주나'라는 것이다.
https://it.chosun.com/site/data/html_dir/2018/12/20/2018122003517.html
그랬던 인텔도 2021년 IDM2.0이라는 새로운 사업 비전을 제시하면서 파운드리 사업을 재개할 것이라는 발표를 하게 된다.
이러한 거대 반도체 회사들의 방향을 보면 확실히 파운드리 사업이 훨씬 더 중요하다고 판단했던 모양이다. 그럴만한 이유는 크게 보면 두 가지다.
먼저 아무리 좋은 설계도 결국엔 파운드리가 제공하는 PDK에 기반해서 설계가 이루어지고 생산되기 때문에 공정의 기술 수준이 반도체 품질과 수율에 직결되는 것이 첫 번째 이유이고, 데이터를 다루는 많은 회사들이 설계만 할 줄 알면 자신들이 직접 반도체를 설계해서 파운드리가 생산해 주면 자신들의 목적에 맞는 칩을 생산할 수 있으니 파운드리 시장의 수요층이 넓어졌다는 점이 두 번째 이유가 될 것이다.
출처 : The JoongAng그러는 한편 파운드리의 미세공정 기술은 이제 거의 한계에 다다른 것으로 보인다. 전류는 전자의 움직임으로 두 가지 성질을 가진다. 하나는 마치 축구공과 같은 물질의 성질이고 다른 하나는 물질이 아닌 빛과 같은 파동의 성질을 지니는 것이다.
반도체 소자의 가장 기본이 되는 트랜지스터는 이런 전자의 흐름을 제어하는데, 어떻게 하면 전자의 흐름을 막는 장벽을 더 얇고 효율적으로 만드는지에 따라 그 크기와 성능이 결정된다. 그러나 장벽이 너무 얇아지게 되면 전자는 물질의 모습보다는 파동의 모습에 더 가까워지게 돼서 이런 장벽을 통과할 수 있게 된다. 이렇게 전자가 파동의 성질로 장벽을 통과하는 현상 또는 효과를 '터널링 효과'라고 부르는데, 장벽의 크기가 일정 수준 이하로 작아지게 되면 이런 터널링 효과 때문에 더 작게 만드는 것이 의미 없는 수준이 된다.
터널 효과 묘사(출처 : ASML)이런 터널링 효과의 한계점이 10 나노인지 5 나노인지 2 나노인지 학자들마다 의견이 분분하지만, 분명한 것은 새로운 개념의 기술 도입 없이는 앞으로 점점 이 터널링 효과로 인해 더 얇은 장벽의 트랜지스터를 만들기는 어려워질 것이란 점이다.
업계에서 이런 점을 의식하고 있다는 것은 그들이 발표하는 기술 로드맵과 전략을 보면 확실히 알 수 있다.
회사별 미세 공정 로드맵확실히 시간이 흐를수록 공정별 유지기간이 길어지고 다음 공정과의 숫자적인 차이도 줄어가고 있음을 알 수 있다.
3) 후공정의 시대
처음 스마트폰의 시대를 열었을 때 사용되던 칩의 공정이 45 나노였던 것에 비해 지금은 3 나노를 바라보고 있는 수준이 되었으니, 어찌 보면 미세공정의 수준이 현재 기술 수준으로만 보면 거의 끝자락에 다온 듯 보인다. 다른 새로운 기술 아이디어가 도입되며 다시 한번 기술 도약을 할 수 있다면 얘기가 달라지겠지만, 업계가 나아가는 방향을 보면 아마도 반도체 업계에서도 비슷한 생각을 하는 것으로 보인다.
그러나 단순히 초미세 공정의 기술이 끝이 보인다고 해서 반도체가 더 발전할 구석이 없는 것은 아니다. 반도체는 그 자체로 최종 제품은 아니고 결국 스마트폰, 자동차, PC 등과 같은 소비자들이 구매하는 제품에 탑재된다. 그리고 이때 탑재되는 반도체는 단순히 한 종류의 칩만 탑재되지 않는다. 통신 기능이 필요한 칩, 저장 기능이 필요한 칩, 연산 기능이 필요한 칩, 연산에서도 특별히 화면과 관련된 연산을 위해 필요한 칩, 인공지능 연산을 위해 필요한 칩 등 여러 가지 각기 다른 목적의 칩들이 하나의 제품에 들어가 있다. 각각의 칩들의 목적이 분명하고 제품에 반드시 탑재되어야 하는데 필요한 칩의 종류가 많게 되면 두 가지 문제가 발생한다.
첫 번째는 성능 문제다. 예를 들어보자. CPU 칩은 레지스터 이외의 저장 기능은 거의 없는 칩이고 연산만을 주로 담당한다. 메모리 반도체에서 필요한 데이터를 가져와서 연산을 하게 되는데, 만약 CPU와 메모리가 거리가 멀면 분명히 물리적으로 CPU와 메모리가 데이터가 오고 가는데 시간이 더 걸릴 수 있다. 그리고 데이터가 이동할 도선이 길어지면, 전자가 이동하면서 열이 발생할 구간도 많아지게 된다.
두 번째 문제는 면적의 문제다. 여러 가지 반도체를 하나의 제품에 실장 하게 되면, 배터리를 실을 공간이 그만큼 부족해진다. 그래서 가급적 배터리를 제외한 모든 반도체들이 하나로 묶여있을수록 배터리를 실을 공간이 많아지기 때문에 최종 제품이 더 오랜 시간 휴대하며 활용할 수 있어 경쟁력이 상승할 수 있다.
출처: 삼성전자그래서 여러 종류의 하나의 칩으로 합치게 될 필요성이 생긴다. 하나의 칩으로 묶이게 되면 칩들끼리 통신하는 선로가 짧아지고 그 칩들이 제품에 들어갈 때 필요한 면적도 훨씬 작아지게 되니 여러모로 이득이 된다. 그런 일환으로 SoC(System on Chip) 개념이 나오게 된다. 특히 모바일 기기의 경우 이런 개념으로 보는 효용가치가 매우 크기 때문에 일찍부터 모바일 기기향 반도체는 SoC형태로 발전해 왔다. 위 그림에서 보는 것과 같이 CPU, GPU, Modem, NPU 등 여러 가지 칩이 하나의 칩에 묶여서 나오게 된다.
이렇듯 여러 종류의 반도체를 하나의 칩으로 잘 묶기만 해도 성능이 개선될 수 있기 때문에 현재 많은 반도체 회사들은 칩을 잘 묶을 수 있는 후공정 패키징 기술에 투자를 집중하고 있다. 인텔, 삼성전자, TSMC 등 많은 반도체 생산 회사들이 패키징 기술에 투자하고 있는 중이다.
https://www.etnews.com/20220322000176
