휴대폰을 충전 없이 7일 동안 사용할 수 있다면?
삼성 - IBM VTFET 개발
삼성전자와 IBM은 매우 좋은 소식을 전해 왔습니다. 바로 현재 반도체의 전자 흐름이 수평인 반면 전자 흐름을 수직 방향으로 향하게 하는 기술인 VTFET 기술을 개발한 것입니다. 수직 트랜지스터 아키텍처를 활용한 VTFET은 기존 FINFET 아키텍처 대비 전력 효율을 최대 85%까지 향상할 수 있다고 합니다.
그렇다면 VTFET 기술이 적용된 반도체가 실제 생산되면 어떤 일이 벌어질까요? 만약 휴대폰 AP에 이 아키텍처가 적용된다면 우리는 충전 없이 한 주간 사용할 수 있는 휴대폰을 경험하게 될 것입니다. 전력 효율이 좋으니 그만큼 적은 전력을 쓰고도 성능은 탁월하게 발현할 수 있기 때문입니다.
이러한 기술은 단순히 스마트폰 같은 작은 디바이스들에 한정되지 않을 것입니다. 차량용 반도체에 VTFET가 적용된다면 전기차의 주행거리가 획기적으로 늘어날 수 있을 것입니다. 또한 자율주행 성능에도 획기적인 향상을 기대할 수 있을 것입니다.
암호화폐 채굴 및 데이터 암호화 등 높은 전력을 필요로 하는 작업들의 전력 사용량을 줄임을 통해 탄소 배출량 절감에도 기여할 수 있습니다. 이 외에도 전력 소비량이 낮은 사물인터넷 및 엣지 기기를 확대함을 통하여 연구용 해양 부표나 우주선 등 다양한 환경에서 활용할 수 있을 것입니다. 충전 인프라가 충분치 않은 환경에서 VTFET 기반 반도체를 탑재한 기기들이 활약할 수 있을 것입니다.
이 모든 것이 가능한 이유는 전류의 이동이 수평에서 수직 구조로 바뀌면서 전자가 이동하는 거리가 줄어들고, 더 많은 트랜지스터를 집적함을 통하여 전력 효율 극대화와 획기적인 성능 향상이라는 두 마리의 토끼를 잡는 것이 가능하기 때문입니다.
그렇다면 삼성과 IBM이 뉴욕 올버니 나노 테크 연구단지에서 공동 진행한 VTFET에 대해서 좀 더 자세히 살펴보겠습니다.
올버니 나노테크연구소 전경VTFET을 이해하기 위해서는 반도체의 구조가 어떻게 변모해 왔는지를 살펴볼 필요가 있습니다.
처음 반도체 소자인 트랜지스터는 소스와 드레인을 평면으로 연결하는 게이트를 배치하고, 그 위에 전극이 놓이는 플래너 펫 구조를 가지고 있었습니다. 이 당시 트랜지스터는 말 그대로 전력을 이어주고 끊어주는 일종의 스위치 역할을 수행했습니다.
하지만 반도체가 고도화되면서 반도체에게 요구되는 성능이 지속적으로 늘어나게 되고, 이에 따라 반도체 안에 많은 수의 트랜지스터를 집적시켜야 하는 과제가 주어졌습니다. 기존 플래너 펫 구조만으로는 반도체의 집적도를 높일 수 없었습니다. 이때 인텔에서 고안한 새로운 트랜지스터 구조가 바로 핀펫입니다.
플래너 펫과 핀펫인텔의 고든 무어는 반도체의 트랜지스터 집적도가 2년을 주기로 2배 향상된다는 '무어의 법칙'을 내세우며 기술 혁신을 주도했습니다. 이러한 무어의 법칙과 핀펫 트랜지스터 구조를 활용하여 인텔은 이른바 틱톡 전략이라는 2년 주기의 전략을 수행함을 통해 혁신의 선두주자로 떠올랐습니다.
하지만 사회가 고도화되고 반도체의 요구 성능이 지속적으로 높아짐에 따라 반도체의 집적도를 높여야 하는 과제가 주어졌습니다. 그래서 반도체 제조사들은 더 미세한 공정을 도입함을 통해 핀펫 아키텍처 안에서 최대한 집적도를 끌어올리기 위해 애썼습니다. 그 노력의 최고봉이 바로 우리가 너무나 잘 알고 익숙하게 들어온 EUV 노광장비를 이용한 공정이었습니다.
ARF 광원을 활용한 노광공정은 멀티 패터닝을 통해 7나노까지 공정을 미세화 할 수 있었지만 그것이 한계였습니다. 그래서 삼성과 TSMC는 더 높은 트랜지스터 집적도를 달성하기 위해 ASML의 EUV를 도입하기에 이릅니다. 하지만 극자외선을 활용하여 회로의 선폭을 줄이고, 게이트의 크기를 줄이자 이번에는 누설 전류를 제대로 통제하지 못하는 딜레마에 빠집니다. 게다가 아무리 초미세공정을 사용해도 한정된 크기의 칩셋에 집적 가능한 트랜지스터의 수는 이제 한계에 다다랐습니다.
반도체의 집적도가 2년을 주기로 2배로 늘어난다는 무어의 법칙은 심각한 한계에 직면하고 있습니다. 이젠 수평으로 전류를 유통하는 형식의 FINFET으로는 명확한 한계에 부딪치게 된 것입니다. 이에 따라 트랜지스터의 전력 유통 방식을 수평에서 수직으로 바꾸어 소자 자체의 크기를 줄이고, 전자의 이동 거리를 줄임을 통해 반도체 집적도의 한계를 뛰어넘고자 하는 발상의 전환이 요구되었습니다. 그리고 이러한 발상의 전환의 산물이 이번 삼성과 IBM이 합작한 VTFET을 통하여 실현된 것입니다.
VTFET 공정은 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있도록 할 수 있으며 무어의 법칙이 가진 물리적 한계를 뛰어넘고, 성능을 높이는 데 걸림돌이 되는 많은 제약으로부터 자유롭게 해 줍니다.
또한 트랜지스터의 접점을 개선했습니다. 이를 통해 새어나가는 전류를 효과적으로 통제하여 전류 낭비를 줄이고, 더 많은 전류가 흐를 수 있도록 돕습니다.
새로운 구조의 반도체는 기존 핀펫 구조의 반도체에 비해 두 배 이상의 성능, 전력 효율은 85%의 향상을 가져옵니다. 이번 삼성과 IBM과의 합작 연구는 아직 개념 연구와 테스트만 완료된 상황입니다. 상용화까지는 아직 갈 길이 멉니다. 새로운 개념의 반도체가 개발되면 그에 맞추어 설비도 업그레이드가 되어야 하고, 공정 세팅도 다시 해야 합니다. 또한 공정 설비를 갖추었다고 하더라도 제조 기술을 고도화시키고, 노하우를 축적하여 높은 수율로 실제 칩 생산을 이루기까지는 또 다른 인고의 시간이 필요합니다.
이제 이론적 토대는 완성되었습니다. 우리는 삼성을 양산 전자라고 부릅니다. 그만큼 양산 기술에 있어서는 타의 추종을 불허하는 능력을 보여주었습니다. 삼성전자가 해당 기술의 양산 체제를 빠른 시일에 구축하여 시장에서의 입지를 강하게 다져나갈 수 있기를 바랍니다.
1년에 딱 한번 크리스마스 50% 세일
이 포스팅은 쿠팡 파트너스 활동의 일환으로, 이에 따른 일정액의 수수료를 제공받습니다.
