by
Sep 02. 2023
EP.30[반도체업계 취업하기#10]파운드리vs.팹리스
파운드리와 팹리스 회로설계 엔지니어 업무 차이?
안녕하세요. 저는 삼성전자 반도체 회로설계 엔지니어, 도체반쌤입니다. 오늘 소개해 드릴 내용은 파운드리와 팹리스 회로설계 엔지니어의 업무 차이점입니다.
<<EP.29[반도체업계 취업하기#9]파운드리 회로설계>> 에서 한 구독자님께서 좋은 질문을 해주셔서 글을 써 봅니다!^^
https://brunch.co.kr/@docheban77/33
What is FABLESS? What is FOUNDRY?
팹리스(Fabless)는 반도체 칩을 설계하는 기업을 의미하며, 설계한 칩을 제조할 공장(팹;FAB)을 보유하고 있지 않아서 팹리스(FAB-less)라고 부릅니다. 파운드리(Foundry)는 반도체 칩을 설계하는 팹리스로부터 설계도면을 받아 생산할 수 있는 공정기술과 공장(팹;FAB)을 보유하고 있는 기업을 의미합니다.
What is the JOB difference between FABLESS and FOUNDRY for CIRCUIT DESIGNER?
답변드리자면, S.LSI 사업부와 파운드리 사업부의 회로설계 엔지니어 직무 자체는 큰 틀에서 차이가 없습니다. <<EP.12[반도체업계 취업하기#2]팹리스 리더의 역량>> 에서 소개드린 바와 같이, 비즈니스가 다른 것이고 회로설계를 진행하는 목적이 다른 것입니다.
https://brunch.co.kr/@docheban77/14
팹리스(S.LSI 포함)와 파운드리의 차이점을 한 문장으로 말하자면 아래와 같습니다.
파운드리는 지원하는 공정에 맞는 디자인 플랫폼을 개발하고,
팹리스는 해당 디자인 플랫폼을 잘 활용하여 Full chip을 개발합니다.
파운드리 회로설계 엔지니어는 팹리스가 각 제품을 설계하는 데 필요한 디자인 플랫폼 PDK를 개발합니다. 또한, 팹리스가 편리하게 활용할 수 있는 디자인 플랫폼인 IP와 설계방법론(DM)을 개발합니다.
추가 질문 가능한 부분은 "그렇다면, 팹리스에서는 디자인 플랫폼을 전혀 개발하지 않는지?" 일 것 같네요.
해당 질문에 대한 답변은 아래와 같습니다.
팹리스에서도 디자인 플랫폼을 개발합니다.
단, 아래 두 가지 내용을 잘 알고, 개발 방향의 뉘앙스를 잘 이해할 필요가 있답니다.
1. PDK는 파운드리 공정 정보와 공정 Rule 바탕으로 생성하는 Tech file 이므로 파운드리 디자인 플랫폼 개발실의 회로설계엔지니어가 아닌, 팹리스의 엔지니어가 임의 수정할 수 없습니다. 파운드리가 제공하는 PDK는 DRC, LVS, CDS, HSPICE/Spectre(Model), StarRC/QRC(PEX), ICC2/Innovus(PnR), Dummy Fill, Totem/Redhawk(EM), PERC 등 종류가 있으며, 모두 파운드리 공정 내용과 긴밀히 연관되어 있습니다. PDK야 말로 파운드리가 개발하는 디자인 플랫폼이고, 팹리스가 활용하는 디자인 플랫폼입니다.
2. IP/설계방법론(DM)의 경우, 팹리스에도 IP/DM 개발팀이 존재할 수 있습니다. 꼭 파운드리가 제공하는 IP/DM을 활용하는 것이 아닌, 팹리스 자체적으로 IP/DM을 개발하여 활용할 수 있습니다.
-(IP 예시) Standard cell IP를 파운드리가 제공하는 것을 사용하지 않고 자체 설계해서 활용하겠다는 팹리스 고객도 존재할 수 있습니다.
-(DM 예시) 파운드리는 공정의 Top metal option/유전율 정보를 비롯한 다양한 조건을 고려하여, IR(Voltage) Drop +/-10% 수준으로 Chip Sign off 진행하라는 가이던스를 제공할 수 있습니다. 하지만, 팹리스 입장에서 특정 회로 설계 기술을 적용하여 IR Drop +/- 5% 수준으로 Sign off 진행 가능한 chip을 설계할 수도 있는 것이죠. 물론 이런 경우에는 파운드리와 긴밀히 소통하면서 과제를 진행해야 하겠습니다.
다소 어려웠을 수 있는 내용입니다. 너무 내용이 어려웠다면 하나만 기억하세요!
파운드리는 지원하는 공정에 맞는 디자인 플랫폼을 개발하고,
팹리스는 해당 디자인 플랫폼을 잘 활용하여 Full chip을 개발합니다.
