EP.29[반도체업계 취업하기#9]파운드리 회로설계

파운드리 회로설계 직무#4. ASIC

안녕하세요. 저는 삼성전자 반도체 회로설계 엔지니어, 도체반쌤입니다. 오랜만에 글을 올리네요^^ 오늘 소개해 드릴 내용은 파운드리 사업의 회로설계 직무입니다. 이번 글은 EP.16, EP.21, EP.26의 후속 에피소드입니다. EP.16에서는 PDK, EP.21에서는 IP, 그리고 EP.26에서 DM 관련 내용을 다루었다면, 이번 에피소드에서는 Design Service(ASIC) 업무를 중점으로 글을 적어보려 합니다.

파운드리 사업 회로설계 직무에 지원하시는 분들뿐 아니라 팹리스/IDM 사업 회로설계 직무에 지원하는 분들도 읽어보시면 좋은 글이지 않을까 싶습니다.

삼성전자 파운드리 사업부에도 회로설계 엔지니어가 있나요?

네, 파운드리 사업부에도 회로설계 직무를 가진 엔지니어가 있습니다. 파운드리 사업부 회로설계 직무를 한 문장으로 표현하자면 다음과 같습니다.

파운드리를 선택한 팹리스(고객)가 설계를 빠르고 정확하게 진행할 수 있는 디자인 플랫폼(Design Platform)을 구축하는 업무

파운드리 회로설계 엔지니어는 팹리스 고객이 그들의 시스템 반도체를 빠르고 정확하게 설계할 수 있도록 설계 관련 모든 인프라를 구축하는 업무를 맡을 수 있습니다. 디자인 플랫폼의 종류는 총 4가지가 있습니다.

1. PDK(Process Design Kit) (정확하게 설계할 수 있도록)

2. IP(Intellectual Property) (빠르게 설계할 수 있도록)

3. DM(Design Methodology) (정확하게 설계할 수 있도록)

4. ASIC(Application Specific Integrated Circuit) 서비스 (빠르게 설계할 수 있도록)

오늘 글에서 소개드릴 직무는 ASIC 엔지니어의 직무입니다.

ASIC 업무를 정확히 이해하기 위해 질문을 하나 드리겠습니다. 파운드리의 고객인 팹리스의 제품 경쟁력 중 가장 핵심인 내용은 무엇일까요?

그것은 바로 그 제품의 IDEA 즉, 그 반도체가 어떤 Function을 구현하는지입니다.

해당 반도체가 어떤 동작을 할 수 있는지, 적용할 수 있는 application은 무엇인지에 따라 그 반도체를 구매할 수요층이 형성되는 것입니다. 때로는 기가 막힌 IDEA를 가진 기업이지만, 회로 설계의 첫 단추인 RTL(Register Transfer Level) 설계 과정 혹은, 합성한 Gate Level Netlist 이후 LAYOUT Desgin 과정에서 Resource가 부족한 팹리스가 있을 수 있습니다. 바로 이러한 팹리스를 대상으로 Design service를 진행하는 팀이 ASIC 팀입니다.

ASIC 팀이 파운드리 소속인만큼, 파운드리의 Design platform을 명확히 이해하고 있으며 필요한 경우에 공정(Process Architecture) 팀과도 서슴없이 소통할 수 있기 때문에 빠르고 정확한 비즈니스 진행이 될 수 있습니다. 

ASIC 팀이 Develope 하는 과제의 종류는 팹리스 Design implementation 단계에 따라 천차만별이므로 ASIC 팀은 1.Function&Spec. 설정 2.RTL 3.Synthesis 4.P&R(Placement&Routing) 5.STA(Static Timimg Analysis) 6.Power&Signal Analysis 7.PV(Physical Verificatiom) 검증을 총괄하는 팀이라고 보셔도 되겠습니다. 예를 들어, RTL 설계만 되어 있는 단계에서의 비즈니스라면, Gate Level Netlist를 합성(Synthesis)하는 단계부터 Design service가 지원됩니다. 

파운드리 ASIC팀에게 중요한 역량은 어떤 것들이 있을지 생각해 보았습니다. 아날로그/디지털 설계 능력을 포함해서 다양한 능력이 필요하겠지만, 무엇보다 레버리징(Leveraging) 역량이 떠올랐습니다. ASIC팀은 업무 Scope이 상당히 넓은 팀인 만큼 무엇이 필요한지 빠르게 파악하고 필요한 인프라를 아웃소싱하는 능력이 아주 중요한 팀입니다. 

필요한 IP(Intellectual Property)를 파악하고 파운드리 내/외부 IP 활용 혹은 개발 진행하는 일이 대표적인 레버리징 사례라고 볼 수 있습니다. 반도체 Full 칩 과제를 맡은 팀인 만큼, SRAM, DDR, HBM, OTP를 비롯한 메모리 IP부터 PCIe, SerDes, PHY  등 인터페이스 IP까지 설계에 필요한 IP 라인업을 직접 설계하기보다는 파운드리 IP설계팀 및 파트너사 기업들의 IP를 활용하는 것이 일반적입니다. IP가 대표사례였을 뿐, P&R을 비롯한 설계 Implementation 과정 또한 설계 파트너사들의 리소스를 활용하기도 한답니다. 레버리징을 하려면 누구보다 해당 내용을 잘 알고 있어야 한다는 점에서 ASIC팀은 상당한 전문성을 필요로 한다는 점 꼭 기억하시길 바랍니다!

삼성 파운드리 IP 파트너사. 출처: 삼성전자 DS부문 공식 홈페이지

삼성 파운드리 IP 라인업. 출처: 삼성전자 DS부문 공식 홈페이지

삼성 파운드리 설계 파트너 라인업. 출처: 삼성전자 DS부문 공식 홈페이지