EP.60 회로설계실무에서 가장 많이 하는 실수 5가지
주니어 엔지니어들이 범하기 쉬운 실수와 개선 팁
안녕하십니까! 삼성전자 회로설계직무 엔지니어, 도체반쌤입니다. 오늘은 회로설계실무에서 가장 많이 하는 실수 5가지라는 주제로 글을 써 보려 합니다. 회로설계는 디테일의 싸움입니다. 디테일이 떨어지는 순간 현업에서는 곧바로 '설계 납기 지연' 혹은 '수율 저하'라는 현실적인 문제로 연결됩니다. IP 회로설계를 직접 해보기도 하였고, 다양한 고객들의 회로설계 Design Platform 지원하고 이슈해결을 함께 해본 경험을 기반으로 회로설계 실무에서 자주 마주치는 5가지 대표적인 실수와 그 개선 방향을 정리해 보았습니다.
1. 스펙을 제대로 설정하지 않거나 설정된 스펙을 명확히 인식하지 않고 설계 시작하기
반도체 회로설계의 시작점은 경쟁력 있으면서도 실현 가능한 스펙 설정입니다. 한편, 내가 설계한 회로가 실제 Chip에서 설정한 스펙을 만족하면서 정상적으로 동작하는 것이 최종 목적이라는 점을 항상 생각해야 합니다. 그런데 생각보다 많은 주니어분들이 스펙이라는 단어를 그냥 넘기는 경우가 많습니다.
왜 그럴까요?
익숙하지 않아서 그렇습니다. 스펙 시트의 구조, 용어, 숨겨진 조건들을 익히는 데 시간과 노력이 필요하기 때문입니다.
�Tip : 회로설계의 70%는 스펙 해석에서 결정된다. 한 줄의 조건이 Chip 전체 동작을 좌우할 수 있다는 점 잊지 말기!
2. 기존 회로를 벤치마킹하지 않고 새롭게 만들려는 경향
'스스로 설계해야 더 인정받는다'는 생각, 이해는 하지만 위험하답니다. 현업에서는 이미 검증된 블록을 재활용하고, 그것을 조건에 맞게 Tune-up 하는 것이 기본입니다. 설계하는 회로의 이전 세대 회로를 벤치마킹하고 이해하는 것이 Next generation의 회로의 스펙을 설정하는 것에 참고가 되고 설계 그 자체에도 기준점이 될 수 있다는 점을 잊으면 안 되겠습니다.
�Tip : 기존 회로에서 활용된 회로 스킴 구성, 트랜지스터 Sizing 방법론, Bias 조건, 검증 방법론 등을 꼼꼼히 비교하며 학습하자.
3. Corner/Monte Carlo 시뮬레이션의 중요성을 간과함
Nominal 조건만 통과한다고 해서 설계가 끝난 것이 아닙니다. 실제 Foundry는 공정에서 Variation 이 있기 때문에 트랜지스터의 문턱전압 수준 혹은 Saturation current 수준이 흔들릴 수 있다는 것을 뻔뻔하게(?) 모델에 반영한답니다. 회로설계자가 이 정보를 모른 채, Foundry 공정이 완벽했을 경우만 고려해서 설계를 진행한다면 양산(Mass Production) 진행 시 수율은 불 보듯 뻔하답니다. 흔들리는 공정상태에서 Function도 함께 흔들리는 처참한 결과를 얻게 될 뿐이랍니다. 더불어, 내가 설계한 회로가 향후 어떤 온도조건의 환경에서 활용될지 모르기 때문에 다양한 온도조건에서도 시뮬레이션을 진행해야 합니다.
�Tip : 실무에서는 PVT(Process/Voltage/Temperature) + Monte Carlo 시뮬레이션이 기본 세트.
4. 레이아웃 고려 없이 이상적인 회로만 구성
'어차피 레이아웃 팀에서 잘 알아서 하시겠지'라는 생각은 버려야 합니다. 실제로는 레이아웃의 Parasitic 요소들로 인해 Pre-Layout 시뮬레이션과 전혀 다른 결과가 Post-Layout 시뮬레이션에서 나오기도 합니다. 레이아웃 엔지니어와 스키메틱 엔지니어 모두 회로설계 엔지니어들입니다. 하지만 스키메틱과 레이아웃 간 적극적인 소통 없이는 정확한 시뮬레이션이 불가능할 뿐 아니라, 경쟁력 있는 회로 설계가 불가능해집니다. Parasitic RC를 추출하는 과정에서 Post-Layout Netlist의 size를 줄이는 데만 초점을 맞추어서 Extraction 해야 하는 성분들을 정상적으로 추출하지 않는 옵션들을 사용하는 경우도 많은데요, Accuarcy가 중요한 회로일수록 시뮬레이션 Time을 걱정하기보다는 정밀한 시뮬레이션이 가능하도록 집중하는 것이 무엇보다 중요합니다.
�Tip : 레이아웃 엔지니어링은 회로설계의 중요한 단계이고, 스키메틱 엔지니어링과 레이아웃 엔지니어링 간 긴밀한 협업은 필수!
5. 회로 Design Review 피드백을 가볍게 넘김
Design Review는 단순한 통과 절차가 아닙니다. 설계 리스크를 줄이는 중요한 과정이기 때문에 스펙설정하는 과정에서 한 번, 스키메틱 Freeze 단계에서 한 번, 레이아웃 Freeze 및 검증 완료 단계에서 마지막으로 작게는 세 번에 거쳐 진행하는 것이죠. 특히 Senior의 피드백을 흘려듣는 습관은 큰 문제로 이어질 수 있습니다. Design Review에서 확인된 내용을 기반으로 꼼꼼하게 리스크를 줄이더라도 이슈가 발생할 수 있는 것이 회로설계 필드입니다.
�Tip : Design Review 때 받은 피드백은 따로 정리해서 문서화하고, 향후에도 참고할 수 있는 지식 자산으로 만들자.
설계 실수는 누구나 겪습니다. 하지만 같은 실수를 반복하지 않기 위한 메모, 피드백 정리, 타인의 설계 벤치마킹하기 같은 루틴을 만드는 것이 주니어에서 시니어로 가는 첫걸음이라고 생각합니다. 실무는 ‘천재’보다 ‘꾸준히 실수를 줄이는 사람’에게 기회를 준다는 점 잊지 마세요!
