반도체 투자의 원칙
성공적인 반도체 투자로 이끄는 산업의 이해와 투자 포인트
[ 글을 시작하기 전에 ]
반도체 산업은 단연코 현재 시대를 이끄는 가장 중요한 산업일 것이다.
디지털로 전환이 되기 위해서도 전력을 아껴서 쓰기 위해서도 인공지능을 개발하기 위해서도 반도체가 없이는 아무것도 되지 않는다.
나아가 반도체의 기술이 더 발전하지 않으면 안 되는 물리적인 한계까지도 나타나고 있는 중이다.
이전에는 반도체의 기술 발전을 사회가 따라가지 못했다.
1T라는 용량의 반도체가 필요 없었다. 16M면 충분하다고 생각했다.
문서작업용으로 사용하기 위해서 적은 용량이면 충분했는데 이제는 실시간 스트리밍을 위해서 대용량의 저장장치가 필요하게 되었다.
이뿐만이 아니다. 정보의 사용량이 급격하게 증가되고 데이터를 생산해 내는 사람들의 숫자도 기하급수적으로 늘어나면서 더 빠르게 정보를 처리하기 위한 칩도 필요하게 되었다.
나아가 현재는 인간이 처리할 수 없을 정도의 방대한 양의 테이터가 축적되었고 인력을 동원해서 데이터를 처리하는 것도 어려워진 시대이다.
하지만 반도체의 초미세 공정은 물리적인 한계에 부딪히고 있고 시장의 기대치에 맞는 칩셋을 내놓지는 못하고 있는 상태이다.
그렇지만 이 현상도 곧 다시 역전이 될 수 있다. 반도체 초미세 공정이 개발되고 집적도를 극복할 만한 패키징 기술이 만들어지게 되면 기술적인 한계는 극복되게 될 것이다.
그러면 이 시대적인 변화에 우리는 반도체 기술을 어떻게 바라봐야 하는지 알아보도록 하자.
Ⅰ. 애플이 직접 CPU를 개발한 이유
애플 제품들은 폐쇄형 제품이 주를 이룬다. 즉 소비자가 컴퓨터 부품을 직접 선택할 수 없으며 오직 애플이 선택한 최적의 부품만 쓸 수 있다.
또한 애플의 컴퓨터는 마이크로소프트의 윈도가 아닌 애플의 자체 운영체제인 맥을 쓴다.
애플은 이러한 폐쇄형 컴퓨터를 만드는 과정에서 인텔과 AMD의 CPU가 현저히 부족하다는 것을 깨달았다.
애플은 특화된 CPU를 원했다. 자체 CPU에 영상 처리에 특화된 기능을 대거 추가했으며 인공지능 기능까지 더욱 특화할 예정이다.
자체 CPU 개발은 폐쇄형 전자기기가 발달할수록 막을 수 없는 트렌드다.
Ⅱ. 스마트폰용 반도체에는 어떤 공정이 새롭게 쓰일까?
반도체 칩을 만드는 공정 중 후공정에서 칩의 겉모양을 완성한다. 그동안 많은 후공정 기술이 개발되었지만 칩의 성능을 유지하면서도 최대한 작게 만드는 공정은 매우 제한적이다.
그런데 2010년대에 들어 스마트폰용 칩 제조 과정에서 또 한 가지 문제가 발생했다.
칩의 크기가 꾸준히 작아지다 보니 패키지 기판 기술이 칩의 크기를 따라오지 못하게 된 것이다.
패키지 기판은 PCB 제조 업체들이 만드는 데 이들 기업의 제조 기술력은 반도체 기업들에 비해 상대적으로 낮다.
이로 인해 반도체 기술을 따라가기 버거운 경우가 종종 발생한다.
반도체 칩에 새겨진 수많은 금속 회로가 계속 늘어나다 보니 PCB 회로의 폭도 미세해지는 것이다.
PCB 업체들은 어느 시점부터 미세한 회로를 구현하기 어려워졌다. 칩에 더욱 많은 신호가 흐를수록 기판도 더욱 많은 신호를 흘려 보내야 하는데 기판에 이를 구현하기가 힘들어진 것이다.
그러다 2015년에 TSMC가 팬아웃 웨이퍼 레벨 패키징이라는 새로운 공정으로 이를 단번에 해결했다.
그리고 이 과정에서 과감히 기존에 반드시 써야만 했던 패키지 기판을 없애버렸다.
TSMC는 기판 없이 스마트폰 사이에 신호가 오갈 수 있도록 기판 역할을 대신할 공간을 칩 겉면에 만들었다.
이러한 공간을 재배선층이라 부른다.
애플은 왜 AP 제조를 TSMC에 맡겼을까?
FO-WLP는 장점이 너무 많았다. 우선 칩을 더욱 공격적으로 작게 만들어도 기판 제약 없이 스마트폰에 바로 가져다 붙일 수 있었다.
또 패키지 기판이 필요하지 않으니 공정 단가도 낮아졌다. 그러나 공정이 매우 어려워 일부 전공정 기술을 빌려와야 했고 아무 기업이나 수행할 수 없었다.
실제로 FO-WLP가 도입된 초기에는 TSMC 외에는 이 공정을 수행할 수 있는 기업이 마땅치 않았다. (FO-WLP : Fan Out Wafer Level Packaging)
TSMC의 기술 성숙도가 워낙 높았기 때문이다. FO-WLP는 2000년대 후반부터 이미 알려지기 시작했지만 개념으로만 존재하던 공정을 스마트폰 AP에 적용해 성공시킨 기업은 TSMC였다.
TSMC를 뒤따라 엠코 등 일부 해외 후공정 전문 기업이 FO-WLP 기초 기술을 가지고 있었고, 삼성전자는 이 기술을 유의미한 수준으로 가지고 있지 못했다.
애플은 결국 TSMC의 FO-WLP에 매혹되어 이 공정을 활용하면 AP 성능을 끌어올리면서도 칩 크기를 줄이고 원가를 낮출 수 있겠다고 판단한다.
TSMC가 FO-WLP를 성공시키기 전까지는 아이폰에 들어가는 AP를 대부분 삼성전자가 제조했다.
애플이 새로운 AP를 설계하고 삼성전자에 생산을 맡기는 식이었다. 하지만 FO-WLP 등장은 애플과 삼성전자의 관계에 마침표를 찍게 만들었다.
2014년부터 TSMC의 FO-WLP 기술이 성숙해지자 애플은 삼성전자가 만들어주던 AP 물량을 상당 부분 TSMC로 넘겼다.
그리고 2년 뒤부터 애플의 AP물량을 모두 TSMC가 제조하기 시작했다.
삼성전자는 후공정 기술을 충분히 성숙시키지 못한 것이 패착이 되었다.
당시 삼성전자의 후공정 기술은 TSMC 보다 5년 이상 뒤처졌다는 평가가 지배적이었는데 이러한 평가는 근래에도 크게 다르지 않다.
Ⅲ. 자율주행을 위한 테슬라의 고성능 칩, D1
테슬라 자동차는 내부에 설치된 여러 카메라가 주행 내내 끊임없이 주변 환경을 촬영하고 저장한다.
테슬라는 이러한 이미지와 영상 데이터를 끊임없이 분석해 연산장치를 통해 학습시켜 이를 자율주행에 적용하고자 했다.
문제는 방대한 데이터를 어떻게 학습시키겠다는 것이다. 자율주행 데이터를 끊임없이 연산하려면 고성능 연상장치 1~2개로는 턱없이 부족하며 막대한 양의 반도체 칩이 필요하다.
그 결과 테슬라는 자사 차량들이 도로는 누비며 촬영한 데이터를 자사 서버로 모두 모은 뒤, 서버에 고성능 반도체를 대거 배치해 학습시키는 방법을 고안했다.
서버가 학습을 마치면 결과물이 차량에 다시 전송되어 주행 시 새로운 상황을 마주했을 때 더욱 안전하게 작동하도록 한다.
이를 위해서는 성능이 매우 높은 서버가 필요하다. 테슬라는 이러한 시스템을 구축하기 위해 전 세계 최고 수준의 슈퍼컴퓨터를 개발한다.
그리고 이 컴퓨터에 도조라는 이름을 붙이고 2021년에 도조 프로젝트를 처음 공개한다.
이후 테슬라는 도조가 인공지능 학습을 수행할 수 있게 반도체를 대량 구매했다.
2021년 초기 형태의 도조를 구축할 때는 엔비디아에서 2020년 출시한 A100 텐서 코어 5,760개를 집중적으로 이용했다.
A100 텐서 코어는 인공지능 서버에 최적화된 GPU로 방대한 생성 데이터를 다루기에 적합하다.
테슬라의 발표에 따르면 D1은 엔비디아의 A100 텐서 코어보다 데이터 연산 속도가 10% 이상 빠르며 연산 과정에서 발생하는 각종 데이터를 한 번에 5배 이상 빠르게 칩 외부로 전달할 수 있다.
이를 통해 영상과 이미지 학습 과정에서 추가적인 성능 향상이 나타난다.
테슬라는 왜 자율주행 학습 서버에 사용되는 칩까지 자체적으로 만들고자 했을까?
이는 아마존이 자체 CPU를 설계하는 이유와 흡사하다.
엔비디아가 출시하는 서버용 GPU는 인텔의 CPU와 같은 범용 제품에 해당한다.
그러나 테슬라는 도조가 오직 이미지와 영상 처리라는 특수 기능을 집중적으로 수행하기를 희망했다.
반도체 칩의 성능을 나타내는 지표는 다양하다.
인텔과 엔비디아는 더욱 다양한 고객에게 칩을 많이 팔기 위해 가장 대중적인 지표나 연산 속도나 전력 소모 등을 중심으로 성능을 극대화한다.
그러나 연산 속도나 전력 소모가 좋다고 해서 가장 효율적인 칩이 되지는 않는다.
필요에 따라 전력 소모가 덜 중요할 수도 있고, 연산된 데이터를 칩 외부에 빠르게 전송하는 것이 더 중요할 수도 있다.
특히 테슬라는 D1 25개를 연결해 하나의 칩으로 구동시키고, 이들 25개를 세트로 또다시 여러 차례 연결해 더욱 거대한 연상장치로 작동하는 방법을 고안해 왔다.
이를 통해 칩의 연결성을 극대화하고 오직 학습이란 기능에 초점을 맞춘 칩을 확보하고자 했다.
Ⅳ. 칩을 수직으로 적층 하면 그 수혜는 누가 볼까?
향후 수년간 반도체 산업의 방향은 명확하다. 특히 고성능 칩을 만들 때는 칩 하나를 잘 만드는 것도 중요하지만 여러 개의 칩을 잘 이어 붙이는 것 또한 매우 중요하다.
앞서 살펴본 칩렛이나 HBM은 여러 개별 칩을 완성한 뒤 잘 이어 붙이는 기술이 핵심이다.
꼭 칩셋과 HBM이 아니더라도 여러 칩을 하나의 기판 위에 잘 이어 붙여 하나의 칩으로 완성하는 기술들이 꾸준히 확대될 것이다.
2개 이상의 칩을 하나의 기판 위에 이어 붙이는 과정에서 칩을 붙이는 방법은 크게 두 가지다.
수평으로 붙이는 방법과 수직으로 붙이는 방법이다.
앞서 설명한 대로 칩을 수직으로 이어 붙이는 것이 고성능 칩 구현에 유리하다.
최종적으로 칩의 성능을 극대화할 수 있기 때문이다.
칩을 수직으로 이어 붙이면 칩과 칩 사이에 데이터가 오가는 통로를 기판을 이용하지 않고 칩 안팎에 바로 형성할 수 있다.
이를 통해 배선회로를 더 많이 만들 수 있다.
데이터가 오가는 통로가 많아야 칩 간에 한 번에 데이터를 많이 보낼 수 있고 칩 성능도 전반적으로 향상된다.
Ⅴ. 투자 관점에서 적층 기술에 주목해야 할 이유
현재 반도체 산업의 가장 중요한 트렌드 중 하나는 고성능 칩을 중심으로 여러 칩을 수직으로 이어 붙이는 방식이다.
향후 수년간 이에 대한 노력이 이어져 기술 변화가 빠르게 이루어질 것이다.
반도체 산업의 거대한 트렌드이므로 장기 투자가 유리해 보일지도 모르나, 원칙적으로는 기술 변화가 빠른 영역일수록 관련 기업의 주식을 그저 묵혀두는 장기 투자보다는 중기 투자가 유리하다.
기업들의 공급 구도 변화도 자주 확인해야 하며 나의 투자 성향과 부합한 지 가늠해봐야 한다.
기술 변화를 추적하기 어렵거나 기업의 경쟁 구도를 파악하기 어렵거나 분석에 많은 시간을 쏟을 수 없다면 불리하기 때문이다.
후공정이 가파르게 성장하지만 모든 투자자가 이를 통해 수익을 얻을 수는 없다.
또한 반도체 산업은 변화가 느린 영역과 빠른 영역이 동시에 있음을 기억하자.
완성된 칩을 수직으로 적층 하는 작업은 모두 후공정에서 이루어지며 후공정은 전공정에 비해 기술 변화가 빠른 편이다.
그럼에도 변화 방향성이 단순 명료하다.
칩들을 수직으로 붙이면 칩 간에 데이터가 더욱 빠르게 이동해야 하고 칩들이 오랫동안 손상되면 안 된다.
이를 위해 칩과 칩 사이에 전기 신호가 빠르게 흐르도록 통로를 많이 만들어야 하고, 외부 충격과 부식 등으로 칩이 손상되지 않게 칩과 칩 사이의 공간을 빈틈없이 메워야 한다.
[ 글을 마치며 ]
반도체의 미래 기술을 가늠할 수 있는 주요한 항목을 다시 되짚어 보고 기술적인 변화를 계속 트랙킹 할 수 있어야 하겠다.
첫 번째는 첨단 미세 공정에 대한 기술 발전에 관심을 두어야 한다.
반도체의 발전은 결국 초미세 공정에서 시작되게 된다. 누가 더 얇은 선폭의 회로를 만들어낼 수 있는가에 대한 기술적인 발전이 격차를 만들어내는 수준이 되는 것이다.
현재 가장 선두에서 달리고 있는 기업은 TSMC와 삼성이다. 두 기업 모두 3nm 공정 완성도를 보유하고 있고 그다음으로는 인텔이 4nm 공정 기술력을 보유하고 있다.
이 때문에 TSMC에서 만들어준 엔비디아의 칩이나 AMD의 칩이 인텔의 CPU나 GPU의 성능을 능가하고 있는 것이다.
물론 인텔도 이 차이를 극복하기 위해서 2nm 1nm는 TSMC 보다 먼저 성공시키겠다는 야심 찬 전략을 내놓고 있다.
공정 완성 시기는 2025년 상반기로 논의되고 있는데 시제품은 현재 나와 있다는 것으로 보이지만 실제 양산 수준으로 이어지기에는 좀 더 시간이 필요할 것으로 보인다.
이런 변화가 감지되고 실질적으로 가능해졌다고 판단을 했는지 TSMC와 삼성 모두 2nm 공정 개발에 뛰어들었고 2025년 하반기에는 세 개 회사 중에서 최소 한 개의 회사는 2nm로 칩셋을 만들어서 새로운 반도체 시장을 만들어 갈 것으로 기대가 된다.
두 번째는 반도체를 잘 이어 붙이는 것에 대한 관심을 가져야 한다.
반도체 수율을 높이는 것에 추가적인 관심도가 있는데 바로 패키징 기술이다.
패키징 기술은 반도체 칩을 PCB에 이어 붙이는 것을 말한다. 그런데 최근에는 반도체 자체 수율 못지않게 패키징 기술에 대한 논의도 점점 더 커지고 있다.
그 이유는 반도체 칩이 작아지게 되면서 더 미세한 전압을 활용해서 반도체 칩을 구동시켜야 하는데 이 과정에서 패키징 기술의 발전도 필수불가결해지게 되는 것이다.
현재 엔비디아의 GPU가 비싼 이유도 패키징 기술과 연관이 되어 있다.
TSMC에서 생산한 GPU에 하이닉스의 HBM 메모리를 연결시키기 위해서는 새롭게 고안된 패키징 기술이 적용되고 있다.
하지만 이 공정이 아직 최적화가 되어 있지 못하고 투자가 집중되지 못해서 반도체 수율보다 낮은 상태로 현재 공급 부족의 결정적인 요인으로 평가받고 있다.
이런 점을 오래전부터 인지하고 있었던 TSCM는 반도체 가치 사슬에 자국 패키징 기업들과의 연계를 통해서 더 강한 경제적 해자를 구축하고 있는데 이를 극복하기 위해서 삼성과 인텔도 별도의 패키징 기술과 특허를 보유하고 있다.
세 번째는 반도체 특허, 반도체 특화가 점점 더 강력해질 것이다.
반도체 칩 관련 사업을 하는 기업들의 종류를 보면 공장을 보유하고 설계를 모두 하는 종합 반도체 기업이 있을 수 있다. 대표적으로 인텔과 삼성이 있다.
혹은 공장만 가지고 주문형 반도체를 생산만 해주는 파운드리 기업도 있고 대표적인 기업이 TSMC이다.
그리고 반도체 설계에만 집중하는 엔비디아, AMD 같은 팹리스 기업들도 있다.
그런데 앞으로는 팹리스 기업은 점점 더 치열한 경쟁에 놓이게 될 것으로 보인다.
완성품 업체들이나 자본력이 충분한 빅테크 기업들은 자체 반도체 칩 설계에 나서고 있다.
표면적인 이유는 자신들만의 특화된 반도체 칩을 만든다는 것이지만 실제로는 시장에 있는 반도체 칩의 가격이 너무 높고 투자 비용에 대한 부담이 있기 때문이다.
이 때문에 자체적으로 설계를 해서 반도체 칩을 파운드리 회사에 맡기는 형태의 비즈니스가 점점 더 커질 것으로 예상이 되는데 이와 연계해서 결국 반도체는 특허를 가지고 있는 기업들의 경쟁력이 점점 더 중요해질 것이다.
나아가 반도체 칩이 다양한 기업들에 입맛에 맞는 형태로 제작이 될 것이고 이 과정에서 특허 침해 문제가 발생되게 될 것이다.
그리고 자신들이 만든 반도체 칩이 우월하기 때문에 인공지능의 개발력도 우월하게 향상되었다는 시장 커뮤니케이션도 가능해질 것이라고 본다.
지금까지 반도체 시장이 발전해 오는 과정을 보면 어떤 때에는 시장의 기대와 달리 초과 투자로 인한 오버 스펙의 반도체 칩이 나오기도 했고 어떤 때에는 시장의 기대에 미치지 못하는 부족한 스펙의 칩이 나오기도 했다.
이런 불균형은 결국 균형을 맞춰가게 되는데 현재는 시장의 수요에 반도체 칩의 성능이 미치지 못하고 있는 상태이고 소수의 기업만 개발 제조가 가능해 막대한 이익을 누리고 있는 현실이다.
하지만 곧 후발주자들이 기술적 개선을 이뤄내게 된다면 시장에는 공급이 충분해질 것이고 기술적인 발전도 가시화 되게 될 것이다.
이런 변화의 흐름에 대해서 지속해서 고민하고 공부할 수 있도록 해야겠다.
참고 도서 : 반도체 투자의 원칙 ( 우황제 )
