삼성전자 파운드리 및 관련 산업 성장을 전망합니다.
2021.12.03.
이 글은 2021.12.03.에 작성하였습니다.
삼성전자 파운드리 및 비메모리 소재/테스팅/패키징 업체의 성장을 전망합니다.
두달 정도 전에 반도체 섹터 스터디를 진행했습니다. 저는 반도체의 어느 부분을 공부할까 고민하다가, 후공정 업체를 선택했습니다. 파운드리 산업에서 비메모리 분야가 성장하며 후공정 관련 기업 또한 수혜볼 것으로 생각했기 때문입니다.
그렇게 종목을 보고 있다가, 이번 market fluctuation에서 삼성전자와 비메모리 후공정 관련 업체의 비중을 늘렸습니다. 종목이 괜찮다는 것은 어느 정도 파악하고 있었는데, 막상 매수하니 기업 조사를 더 하게 되더라고요. Skin-in-the-game이죠.
기업 전반을 살펴보다 보니, 제가 놓치고 있는 부분이 많았다는 걸 느끼게 됐습니다. 올해 2Q 즈음 삼성전자 파운드리가 뭔가 잘못되어가고 있다고 생각했는데, 그게 아닐 수 있겠다는 생각이 들었습니다. 어쩌면 허밍버드 이후 영원히 미세공정 경쟁에서 TSMC에 뒤쳐질 것만 같았던 삼성전자가, 머지 않아 TSMC와의 정면 승부에서 경쟁력을 보일 날이 올 것 같다는 생각도 들었습니다.
1. 역사는 반복된다. 다른 모습으로.
삼성전자는 TSMC보다 비메모리 미세공정에서 앞선 적이 있었습니다. 지금 들으면 놀라실 일이죠. 대략 2008년 즈음 S5PC100라는 AP가 그 서막을 올렸습니다. (가능성이 보였던 건 65nm였던 S3C6410부터였죠.)
S5PC100은 삼성전자에서는 허밍버드(Hummingbird)라는 코드네임으로 불렸고, Apple iPhone 3GS에 탑재됩니다. 삼성전자가 애플에 AP를 납품하다니, 역사적인 일이었습니다.
당시 TSMC가 받은 충격은 상당했던 것으로 기억합니다. 하긴, TSMC가 안일하긴 했습니다. 상대가 삼성전자인데.. 안일했죠. 이후, TSMC는 어마어마한 규모의 투자를 단행합니다. TSMC의 역사와 전통이었던 ‘선단공정 저수율’, ‘선단공정 납기지연’도 집요하게 고쳐나갑니다.
파운드리 업계 1위인 TSMC가 전력으로 질주하니, 삼성전자는 오래 지나지 않아 미세공정 경쟁에서 뒤쳐지게 됩니다. 여기엔 애플의 영향도 적진 않았을 겁니다. 허밍버드는 Intrinsity와 함께 설계한 작품인데, 그 Intrinsity를 애플이 인수했거든요. 삼성전자는 엑시노스 설계 팀을 꾸려야 했고, AP 로드맵이 1년 가량 뒤쳐지게 되었던 걸로 기억합니다.
이후, 삼성전자는 TSMC와의 경쟁에서 버티고 버티다 애플 A9 칩셋의 14nm을 마지막으로 TSMC 대비 기술 열위로 밀려납니다.
2. 10년 뒤를 바라본 삼성전자의 배팅, 밀어붙여 상대를 꺾은 TSMC.
기세를 잡은 TSMC는 삼성전자를 강하게 몰아칩니다. 10nm까지 쉴 틈 없이 미세공정을 개선해 나갑니다. 삼성전자는 거의 대응하지 못합니다. 업력을 무시할 수 없다는 걸 잘 보여준 사례였습니다. 당시 삼성전자는 고객사 쇼티지까지 걱정해야 할 처지가 되었습니다.
당시 삼성전자 파운드리 사업부의 문제는 두개로 압축할 수 있었습니다.
1. 고객사 쇼티지, 2. 미세공정 경쟁력.
우선, '고객사 쇼티지'는 엑시노스 생산량을 늘려 자사 제품에 대거 탑재하는 식으로 풀어갑니다. 갤럭시에도 넣고, 디지털 카메라에도 넣고, 심지어 블랙박스에도 엑시노스를 넣었습니다. 갈때까지 갔었습니다. 그러고도 엑시노스가 남아서 온갖곳에 죄다 엑시노스를 박았던 걸로 기억합니다.
핵심이 되는 '미세공정 경쟁력 강화'는 두 단계로 배팅합니다. 7nm EUV와 4nm GAA로요. 이 시기가 대략 2016~2017년 즈음이었습니다. 벌써 5년 전 얘기네요. 풀어 쓰면, 당장의 선단공정은 7nm EUV로 배팅하되, FinFET 이후의 공정은 GAA로 배팅한다는 겁니다.
TSMC는 삼성전자와 다른 전략을 취했는데요, ArF로 저렴하고 리스크 없이 7nm를 찍어내다가 EUV로 차츰 전환할 거라 했습니다. EUV는 ASML조차 상용화 의구심을 가졌던 방식이라, 7nm의 시작부터 EUV로 찍어낸다는 삼성전자의 결정은 당시로선 큰 리스크를 짊어진 배팅이었습니다.
결과적으로 TSMC의 판단이 옳았다고 보입니다. 7nm ArF로 고객사를 대거 확보했고, 이후 별다른 잡음 없이 7nm EUV로 전환해 가며 TSMC의 업력을 과시했습니다. 반면 삼성전자는 7nm EUV 양산에 어려움을 겪어, 8nm ArF 공정으로 보릿고개를 넘어가야 했습니다. 7nm 자체도 어려운 벽이었는데, 광원을 EUV로 바꾸는 것 까지 함께 진행하다 보니 어려움이 컸던 것으로 보입니다.
3. 7nm EUV와 함께 4nm GAA를 준비
삼성전자는 7nm EUV를 리스크 생산하는 기간에 4nm GAA도 함께 개발했습니다. 이후 4nm GAA가 3nm GAA로 조정되었고, 2020년에 리스크 생산을 시작했습니다.
GAA는 선로가 미세화되며 발생하는 FinFET의 한계를 해결해줄 수 있는 대안입니다. FinFET은 2차원 구조인데, 선로 자체가 너무 작아 이제는 3차원 구조가 필요하게 되었습니다. 그게 GAA입니다. Gate-All-Around.
GAA를 만들려면 나노시트가 필요합니다. 삼성전자는 5nm 공정에 쓸 수 있는 나노시트를 2017년에 공개했습니다. 그걸 개선해서 3nm GAA에 적용하는 것 같구요. (참고로 GAA의 나노와이어 방식은 특허가 아니지만, 나노시트 방식은 삼성전자 특허입니다. FinFET도 특허 사용료 지불하고 양산 중이죠.) 오래 전 부터 준비해 온 탓인지, 삼성전자는 내년(2022년)부터 곧바로 3nm GAA 양산을 시작한다고 합니다. 고객사로 AMD, 퀄컴이 언급되고 있습니다. Official로 뜨려면 시간이 좀 더 필요해 보이는데, 수개월에 걸쳐 계속해서 언급되는 걸 보니 이대로 확정될 수 있겠다 싶습니다.
반면 TSMC는 GAA를 언제 하게 될까요? 2025년의 2nm부터 적용한다고 합니다. 3nm 1세대는 2023년 1Q, 3nm 2세대는 2024년이라 합니다. 둘 다 FinFET이고요.
TSMC는 GAA 전환이 다소 늦죠. 저는 여기서 삼성전자의 가능성을 보았습니다. 내년에 삼성전자가 탑티어 고객사(AMD, 퀄컴 등) 대상으로 3nm GAA를 성공적으로 양산하면, 이후 미세공정 파운드리 시장의 무게추는 삼성전자로 어느 정도는 옮겨가지 않을까 생각합니다.
4. TSMC는 왜 2025년 말에 GAA를 적용하려 할까?
유튜브를 보면 TSMC의 전략이 ‘스마트하다’고 말 하는 분들도 많이 계십니다. ‘7nm에서 ArF를 최대한 쥐어 짜서 썼듯, FinFET도 단물 다 빠질 때 까지 쓰다가 최대한 늦게 GAA 도입하는게 좋다.’는 논리로 TSMC가 스마트하다고 합니다. 저는 이 관점에 그리 동의하지 않는데요, 리스크를 관리(risk management)하는 것과 리스크를 회피(risk aversion)하는 건 다르다 생각하기 때문입니다. 쉽게 말해서 3nm 근방에서의 GAA는 필수라 생각합니다.
7nm는 ArF 멀티패터닝을 통해 달성할 수 있었습니다. EUV는 ArF로 멀티패터닝 하던 것을 싱글패터닝 할 수 있게 만들어 준 장비죠. 멀티패터닝 과정에서 발생하는 여러 오차로 인한 수율 저하 대신, 싱글패터닝으로 깔끔하게 찍어낼 수 있다는 장점이 있었습니다.
ArF 장비는 꽤 오랜 기간 사용해 왔기 때문에, TSMC 정도라면 멀티패터닝을 고도로 정교하게 해서 7nm까지는 충분히 달성할 수 있었을 거라 생각합니다. 실제로 삼성전자에서도 8nm까지 그리 했구요. EUV 전환에는 장비에 대한 노하우 축적 시간이 필요한데, TSMC는 7nm ArF로 EUV 장비 적응 기간을 벌었고, 삼성전자는 정면돌파 하려다가 양산에 차질이 생겨 8nm ArF로 땜빵했던 거죠. 즉 TSMC가 10nm -> 7nm 전환 시 EUV를 늦게 사용하는 것은 장비 운용 노하우를 축적하기 위한 risk management 성향이 강했습니다.
반면 3nm 근방의 GAA는 이야기가 다릅니다. 3nm 쯤 되면 양자 터널링 현상이 무시할 수 없을 만큼 빈번하게 발생해서, FinFET 구조로는 누설전류를 잡는 데 한계가 크다고 합니다. 이걸 잡으려면 Fin 갯수를 조절해야 하는데, 이마저도 4nm~5nm 정도가 한계로 보입니다. 왜냐하면 삼성전자든 TSMC든 5nm에서 수율 저하와 누설전류 과다 문제를 공통적으로 겪고 있고, 쉽게 개선되지 않았기 때문입니다. 물리적인 한계인거죠.
즉 FinFET을 버리고 GAA로 전환하는 것은 광원을 바꾸는 것과는 다른 형태의 이슈입니다. 구조적인 한계인거죠. GAA로 전환을 늦추는 것은 risk management가 아닌 risk aversion으로 보입니다. 만약 TSMC가 '선택'해서 GAA 도입을 늦춘 것이라면요. (일각에서는 TSMC가 나노시트 관련 장비 도입이 늦어져서 어쩔 수 없이 GAA 도입 일정이 늦어졌다는 이야기도 있습니다.)
5. TSMC의 3nm FinFET 성능은 어떨까?
현재 TSMC든 삼성전자든 5nm FinFET 공정은 누설전류 이슈가 적지 않습니다. 양사는 이 문제를 조금씩 개선한 하프노드 4nm FinFET을 곧 양산할 예정이고요.
4nm FinFET 공정이 나오면 성능을 알 수 있겠지만, 하프노드인 만큼 드라마틱한 성능 개선을 기대하긴 어렵지 않을까 생각합니다. 문제는 현재 공정에서 가장 큰 문제점이 FinFET이라는 구조적 한계 때문이란 건데, 이 구조 그대로 3nm으로 개선한다 해도 누설전류 이슈가 크게 개선될지는 의문입니다.
한가지 예상해볼 수 있는 점은 TSMC가 GAA 도입을 2025년으로 잡은 만큼, 2019년과 2020~2021년 초에 ASML EUV 장비를 대거 도입했다는 점입니다. 아마도 멀티패터닝을 염두한 장비 확보가 아닐까 추정해 봅니다. (그렇게 2~3년 버티다가, HighNA EUV + GAA로 넘어가려는 게 아닌가 싶습니다.)
TSMC 3nm FinFET 공정의 리스크 생산은 올해 중 예정되어 있는데, 아직 뚜렷한 소식은 없습니다. 다만 최근에 1세대 3nm FinFET(N3)의 양산 시점이 2023년 1Q로 늦어진 것은 확인할 수 있었습니다. 제 기억엔 최소 두번째의 양산일정 지연인데, 3nm FinFET이 쉽지 않음을 보여주는 현상이지 않나 싶기도 합니다.
그리고.. 느낌적으로 TSMC 3nm FinFET은 사용처가 한정될 것 같습니다. 애플 모바일 칩셋용 공정으로 자리잡지 않을까 싶습니다. 누설전류 잡기가 힘들어서 범용 공정으로 쓰기엔 어려움이 있어 보입니다.
6. 2025년, TSMC의 GAA 전환은 수월할까?
애매합니다. 3nm 근방부터는 GAA로 전환도 해야하지만, EUV 장비도 업그레이드 해야 합니다. 현재 사용중인 EUV 장비는 초기형이라 할 수 있어서, 노광 성능에서 개선의 여지가 다소 있습니다. 일부는 업그레이드 킷을 통해 노광 성능을 개선할 수 있는데, 그보다 더 극적인 개선을 위해서는 HighNA EUV라고 하는 신형 장비를 구입해야 합니다. 알려진 정보만 보면 꽤나 극적인 성능 향상이 이루어진다고 하네요.
HighNA EUV의 장비 딜리버리 일정은 2023년입니다. 그런데 초기 HighNA EUV 장비는 삼성전자가 (거의) 독점한 것으로 알려져 있습니다. 즉 2023년에 HighNA EUV 장비를 납품받는 회사는 삼성전자가 유일할 것이고, TSMC는 2024년 이후에나 납품받을 수 있을 겁니다.
HighNA EUV의 도입 시점은 삼성전자는 2세대 3nm GAA가 적용되는 2023년 말 즈음으로 추정할 수 있겠고, TSMC는 2nm GAA가 적용되는 2025년 초 즈음으로 추정할 수 있겠습니다. 그런데.. 여기서 좀 까리한게 생깁니다.
삼성전자는 1세대 3nm GAA에서 노광 장비로는 EUV를 사용합니다. 구조가 GAA로 바뀌었지만, 광원은 동일한 EUV라는 거죠. 삼성전자의 7nm 양산 시점에서 EUV로 광원 전환하며 고생을 많이 했는데, 의도적으로 EUV 광원을 유지한 채 GAA를 도입한다는 느낌입니다. Risk management죠.
반면 TSMC는 1/2세대 3nm FinFET (N3, N3E)모두 일반 EUV 장비를 사용합니다. 앞에서 제가 EUV 멀티패터닝을 늘릴 것 같다고 말한게 이 시기 때문인데요, HighNA EUV 장비가 없으니 FinFET을 마개조하면서 EUV도 멀티패터닝 수준을 크게 늘릴 것 같습니다.
문제는 TSMC의 2nm GAA인데요, 이 시점에서는 EUV 멀티패터닝을 늘리거나 HighNA EUV를 써야 합니다. GAA로 구조를 바꾸면서 수율 관리에 다소 어려움이 있지 않을까 싶은데, EUV 멀티패터닝을 더 늘리기에도 HighNA EUV를 신규 도입하기에도 모두 수율관리에 어려움이 있지 않을까 싶습니다. 게다가 TSMC가 GAA 연구에서 삼성전자에 비해 좀 늦는 편인데, 나노시트 대응이 잘 되어 있을지 모르겠습니다.
결론적으로 TSMC의 GAA 전환에는 시간이 소요될 것으로 보입니다. 그런 이유로 2025년 GAA 전환이라는 로드맵이 나온 것 같구요. 2022~2024년은 1/2세대 3nm FinFET으로 버텨야 하는데, 누설전류에서 어느 정도의 개선을 보일지가 관건입니다.
7. 결론
내년도(2022년) 상반기에 삼성전자의 3nm GAA가 차질 없이 양산되고 누설 전류의 개선폭도 크다면, 2020년대 중반기 부터는 삼성전자 파운드리가 TSMC 대비 비메모리 미세공정에서 기술적 우위를 차지할 것으로 전망합니다.
이로 인한 비메모리 관련 소재 및 테스팅 업체도 수혜를 볼 것으로 생각합니다. 장비는 이미 투자가 상당히 집행되어 있는 느낌이라, 잘 모르겠습니다.
무엇보다도 이번 3nm GAA의 성과에 따라 삼성전자의 멀티플에도 변화가 올 것이라 생각합니다. 성공적으로 양산을 시작한다면, 삼성전자는 또다시 새로운 역사를 쓰게 되리라 생각합니다.
