인텔은 정말 TSMC 3nm에 외주를 준 것일까?
캐파 확보는 너무나 힘들다
최근 외신(Apple and Intel become first to adopt TSMC's latest chip tech - Nikkei Asia)에 따르면 현재 인텔과 애플은 TSMC 3nm를 기반으로 한 칩을 테스트 하고 있다고 합니다. 원 소스는 대만의 디지타임스(Digitimes)로, 이들에 따르면 인텔은 3nm 기반으로 CPU를 외주 줄 계획을 하고 있다고 하며, 3nm 공정의 첫 두 고객중 하나라고 합니다(나머지 하나는 애플). 놀라운 소식이긴 한데, 때때로 떡수를 두는 디지타임스이기 때문에 어느정도는 걸러 들을 필요가 있습니다.
인텔은 TSMC와 3nm계약을 한 것일까요? 했다면 정말 디지타임즈 말대로 CPU를 계약 했을까요?
TSMC 3nm의 램프 업 일정
일단 중요하게 살펴봐야 하는 것은 TSMC의 3nm램프업 일정입니다. TSMC는 현재 2021년 말을 기준으로 3nm공정의 생산 시작(risk production)을 시작하고자 하고 있습니다(Apple, TSMC On Track to Move 3nm Into Risk Production by the End of 2021 - ExtremeTech).
3nm공정은 월 3만장의 웨이퍼 캐파를 시작으로, 2022년 5만장, 이후 2023년까지 월 웨이퍼 생산량을 10만 5천장으로 늘리려는 계획입니다. 여러 기사들에 따르면, TSMC의 5nm 노드는 약 월 12만장의 캐파를 가지고 있는 상황인데, 3nm 노드의 생산 계획은 생각만큼 크지 않은 셈입니다.
인텔의 CPU 로드맵
한편, 인텔은 아래와 같은 CPU 로드맵을 가지고 있습니다.
인텔의 유출 로드맵 (출처 : Videocardz)위에서 보면 알 수 있듯, 인텔은 2021년 말에는 일반 사용자용 얼더 레이크(Alder Lake)와 서버용 사파이어 라피즈(Sapphire Rapids)를 10nm ESF 공정 기반으로 계획하고 있습니다. 이들은 대략 TSMC의 7nm와 5nm 사이에 대응하는 공정입니다. 일반 사용자용의 경우, 얼더 레이크를 10nm(ESF?)공정을 사용한 랩터 레이크(Raptor Lake)로 리프레시 할 계획이 있는 것으로 알려져 있습니다.
그 다음에는 모두가 기다리는 인텔 7nm기반의 메테오 레이크(Meteor Lake)가 일반 사용자용으로, 서버용으로는 그라나이트 라피즈(Granite Rapids)를 출시할 예정입니다. 이들 모두 7nm 기반입니다. 가장 먼저 TSMC 3nm에 투입될 칩이라고 하면, 아마도 이 둘이 떠오를 것입니다.
7nm 메테오 레이크 Tape-in을 선언하는 펫 갤싱어 (출처 : Intel)인텔 CEO가 발표했듯, 이미 메테오 레이크는 테이프 인(Tape in) 되었습니다. 테이프 인은 CPU와 같은 거대한 SoC의 개별 구성요소들이 결합될 준비가 되었단 의미입니다. 테이프 인 된 각 IP들은 디자인 팀에 의해 결합된 뒤 테이프 아웃(Tape out)을 거쳐 양산 공장으로 나가게 됩니다. 여기에 덧붙여 인텔 자신들의 발표에 따르면, 메테오 레이크는 2023년에 출시할 예정인데 이는 이미 일정이 밀린 인텔 7nm 제조 스케쥴과 일치합니다.
즉, 인텔은 애초에 자기들의 7nm 공정이 밀린 것을 감추고 있지도 않으며 이 사실을 인지한 채로 로드맵을 구성하고 있습니다. 이제 고민해야 할 사항은 인텔이 위와 같은 생산량을 2023년에는 만족 가능한가 입니다.
인텔에게 필요한 EUV Scanner의 양
전통적으로 인텔은 전 세계에 필요한 자사 칩을 공급하기 위해서 매월 약 20만장의 첨단 공정 웨이퍼를 필요로 했습니다. 문제는, 인텔이 구매하는 EUV 장비의 양이 이에 미치지 못할 수 있다는 것입니다. 아래에서 보면 알 수 있지만, 인텔의 EUV 스캐너 구매량 및 예상량은 상당히 적습니다. 선단공정당 약 10만장~15만장 수준을 생산하는 TSMC만 봐도, EUV구매량은 어마어마 합니다.
예상되는 EUV 스캐너 구매량 (출처 : 미즈호증권)여기에 인텔에 대한 몇가지 우호적 가정을 넣어서, 인텔이 필요로 하는 EUV 스캐너의 양을 추정해 보겠습니다.
1. 인텔 웨이퍼당 EUV 스캐너 요구치는 TSMC보다 한 세대 전 수준이다 (근거 : 인텔 10nm ESF는 TSMC 7nm~5nm 급인데, EUV를 쓰지 않음)
2. 인텔은 EMIB구조를 통해, 7nm에서 요구되는 칩 면적의 약 30%를 10nm로 옮길 수 있다
인텔 Tiger Lake기준 EMIB을 통해 7nm에서 빼 낼수 있는 부위들(빨간 사각형)쉽게 말하면, 인텔의 7nm는 TSMC의 5nm~3nm수준의 성능을 가지지만 TSMC 7nm 수준(정확하게는 EUV를 사용하기 시작한 7nm+)만의 EUV를 필요로 하며, 앞으로 로직을 전 세계에 공급하기 위해선 기존에 필요했던 웨이퍼 양의 70% 정도(월 14만장)만 필요하다고 가정한 것입니다. 사실 인텔이 10nm에서 밀도를 높이기 위해 COAG, 코발트 배선 등으로 삽질 한 것을 생각해 보면 첫번째 가정은 아주 가혹한 가정은 아닐수도 있습니다.
한편, 위에서 살펴봤듯 TSMC의 5nm 노드는 현 시점 약 월 12만장의 캐파를 가지고 있습니다. 계산의 편의를 위해 2020년 구매한 EUV가 1년만에 전부 TSMC 5nm로 투입되었다고 하겠습니다. 이 경우, EUV 18대가 12만장의 캐파를 만든 것이므로, EUV당 약 7500장의 월 웨이퍼를 생산할 수 있습니다.
한편, 인텔은 현재 EUV로 양산을 하고 있지 않으므로, 2021년과 2022년에 산 EUV를 전부 2023년 7nm에 투입한다고 가정할 경우 총 5대의 EUV를 가지게 됩니다. 여기에 "TSMC 7nm수준의 EUV만 필요하다"로 가정해서 인텔은 EUV 1대당 약 15,000장의 웨이퍼를 처리한다고 해 보겠습니다(매우 우호적인 계산들). 이렇게 계산할 경우, 인텔의 2023년 7nm 캐파는 (2+3) * 15000 = 75,000wafers/month 이 됩니다. 인텔이 2023년에 구매한 EUV 스캐너를 전부 다시 7nm에 투입한다고 가정해야 간신히 전 세계 수요를 맞출 수 있는 셈입니다. 2018년부터 구매한 스캐너를 몽땅 쓸어 넣는 선택지도 있겠지만, 2018년 스캐너와 2021년 스캐너는 매우 다른 물건일 겁니다(예전 : 3300B, 지금 : 3400C, 미래 : ????). 현실적으로 인텔은 어렵게 구한 스캐너를 7nm 이후(5nm ?)도 고민해야 하고, 이미 애리조나에 투자가 집행되기 시작한 자사 IDM 2.0의 파운드리에도 EUV를 분배해야 합니다. 여기에 이어 2023년 말에는 과부하가 걸린 자사 공장에다 그라나이트 라피즈(Granite Rapids)를 준비해야 할 상황입니다.
가정이 전체적으로 인텔에 우호적이므로, 실제 인텔 7nm의 2023년 생산량은 이보다 적을 것입니다. 게다가 폰테 베키오(Ponte Vecchio)등 웨이퍼 먹는 괴물같은 칩이 넘쳐나는 상황인지라, 저 생산량은 크게 부족할 것입니다. 덧붙여 TSMC의 3nm 캐파 계획이 10만장 수준인걸 감안했을 때, 인텔은 TSMC의 어마어마한 큰 고객이 될 수 있으며 TSMC의 30조 가까운 투자 역시 인텔이 원인일 가능성이 생기게 됩니다.
결론 : 파운드리 의존
위 자료와 결론으로 미루어 보면, 특히나 미즈호 증권의 추정이 맞다면 인텔이 2023년 TSMC에 칩의 일부를 위탁하는 것은 피할 수 없는 사실로 보입니다. 이제 고민해야 할 것은 그렇다면 어떤 칩을 외주 맡기느냐일 것입니다.
다행히도 인텔은 이 부분에서 첨단 패키징 기술(Mix-and-Match : 칩 제조의 새 방향 (brunch.co.kr)) 을 수 없이 쌓아 왔고, 덕분의 첨단 공정 칩의 일부를 외주 맡기는 것을 크게 두려워 하지 않게 되었습니다. 크게는 두 가지 방향중 하나가 되지 않을까 합니다.
1. 정말로 7nm 기반 메테오 레이크의 일부가 TSMC로 넘어간다 :
이 경우라면 실제 판매량은 크지만, 다이 면적이 작은 i3, 셀러론 등의 계열이 TSMC 3nm로 넘어갈 가능성이 높습니다. 다만 이미 Tape in이 완료되었으므로, 이 경우 i3는 출시일이 늦을 것이다.
2. 메테오 레이크 + Xe 그래픽용 GPU가 TSMC로 넘어간다 :
위 타이거 레이크 그림에서 알 수 있듯, 클라이언트 GPU(그림에서 오른쪽)는 CPU만큼이나 면적이 크므로, 이 경우 클라이언트향노트북의 웨이퍼 사용량을 반 가까이 아낄 수 있습니다. 일반적으로 파운드리의 주 고객이 모바일이라서, 고밀도 라이브러리가 먼저 나오므로 GPU를 먼저 하는 것이 가성비가 좋습니다.
이 와중에 인텔은 NVIDIA에게 필요할 경우 파운드리 서비스를 해주겠다는(?!) 약속을 한 것으로 알려졌는데, 자기들도 EUV가 없어 허덕대는 마당에 뭘 하겠단 건지 궁금해집니다(Intel could help end the GPU shortage by making chips for Nvidia, but will it? | PC Gamer).
아마도 이번 10nm ESF 공정이 타 파운드리 EUV공정 싸대기 때리게 매우 잘 나왔는지라(4년을 했으니), 이 공정들을 재사용 할 고민을 하는 것일지도 모릅니다. 실제로 NVIDIA는 단순한 "화면 표시기" 수준의 GPU도 여전히 생산 중인데, 이런 제품들과 모빌리티향 제품들은 인텔의 non-EUV로 대응할 경우 꽤 뛰어난 물건이 나올 수 있기 때문입니다. 인텔 입장에서 2023년 부터는 10nm ESF 공장 중 30+a% (7nm 타일 + 각종 보드 칩셋)를 제외한 나머지의 용도를 고민해야 합니다.
이런 동거는 팻이 말했듯 1년 cadence로 돌아오면 회복 가능합니다. 하지만 경쟁자들이 그렇게 가만히 있을까요? 어쩌면 IDM, 팹리스, 파운드리가 온갖 형태로 합종연횡 하는 것이 새로운 시대 모습일지도 모릅니다.
어쨌거나 인텔은 TSMC에 의존하더라도 TSMC 램프 업 일정상 2023년에도 상당부분 10nm ESF에 의존해야 할 것입니다. 경쟁자인 AMD의 5nm제품은 2023년 초 쯤에 나온다고 하므로, 인텔 입장에서는 2023년 7nm 램프업을 하고 제품을 정비하더라도 사실 해 볼만한 싸움이 되는 셈입니다. AMD입장에선 인텔이 TSMC 5nm에 선 진입하지 않은 것을 다행으로 여겨야 할 지 모릅니다. 안 그래도 AMD는 전 세대 공정에 진입함으로써 그나마 인텔의 10~20%정도인 웨이퍼 물량을 확보하고 있기 때문입니다.
부록 : 정확한 계산은 힘들다
이 글을 보시는 분들은 이 글에서 사용한 각 소설들의 내용을 정확히 기억하실 필요가 있어 다시 적습니다
1. 미즈호 증권의 추측이 옳다 (인텔은 여전히 EUV의 마이너일 것이다)
2. N-1년에 구매한 EUV가 N년에 전부 첨단 공정 양산에만 들어가는게 맞는가?
3. 인텔이 첨단 칩의 30%를 타 공정으로 빼 낼수 있는가?
4. 인텔은 정말 TSMC 7nm만큼의 EUV만 쓰는가? 혹시 덜 쓸수도 있는거 아닌가?
위 ASML의 자료를 참고할 경우, ASML이 생각하는 로직 공정당 EUV요구량을 대략 산정 가능합니다. 가장 우호적인 가정(아마도 TSMC기준으로 추정) 월 4만 5천장 생산당 10대의 EUV 기기가 필요하다는 것입니다. 인텔 7nm가 이 절반만 필요로 한다 하더라도 월 9만장 수준에 그치게 됩니다.
여담 : 삼성전자와 EUV
뭔가 성의없이 작성된 하이닉스와 마이크론을 빼면, 삼성전자의 EUV 예상량은 꽤 흥미롭습니다. 삼성만이 DRAM에 EUV를 적용하는 상황이 아니라면, 삼성전자는 EUV비율에서 TSMC를 빠르게 따라잡는 중입니다. 삼성전자가 7nm EUV에서 뼈아픈 실패를 보고, 2020년과 2021년에는 파운드리에서 제대로 경쟁하지 못하고 있는(자신들도 예측했던) 상황이었는데(삼성 5nm는 TSMC 7nm+의 개선판 수준) GAA가 도입되면서 게임이 다시금 바뀔 수 있는지 궁금해집니다.
