안녕하세요. 저는 삼성전자 반도체 회로설계 엔지니어, 도체반쌤입니다. 오늘 제가 소개해 드릴 내용은 파운드리 사업의 회로설계 직무입니다. 이번 글은 EP.16 의 후속 에피소드입니다. EP.16에서는 PDK를 중점적으로 다루었다면, 이번 에피소드에서는 IP 개발 업무를 중점으로 글을 적어보려 합니다.
파운드리 사업 회로설계 직무에 지원하시는 분들뿐 아니라 팹리스/IDM 사업 회로설계 직무에 지원하는 분들도 읽어보시면 좋은 글이지 않을까 싶습니다.
삼성전자 파운드리 사업부에도 회로설계 엔지니어가 있나요?
네, 파운드리 사업부에도 회로설계 직무를 가진 엔지니어가 있습니다. 파운드리 사업부 회로설계 직무를 한 문장으로 표현하자면 다음과 같습니다.
파운드리를 선택한 팹리스(고객)가 설계를 빠르고 정확하게 진행할 수 있는 디자인 플랫폼(Design Platform)을 구축하는 업무
파운드리 회로설계 엔지니어는 팹리스 고객이 그들의 시스템 반도체를빠르고 정확하게 설계할 수 있도록 설계 관련 모든 인프라를 구축하는 업무를 맡을 수 있습니다. 디자인 플랫폼의 종류는 총 4가지가 있습니다.
1. PDK(Process Design Kit) (정확하게 설계할 수 있도록)
2. IP(Intellectual Property) (빠르게 설계할 수 있도록)
3. DM(Design Methodology) (정확하게 설계할 수 있도록)
4. ASIC(Application Specific Integrated Circuit) 서비스 (빠르게 설계할 수 있도록)
오늘 글에서 소개드릴 직무는 IP 개발 엔지니어의 직무입니다.
2. IP(Intellectual Property)
IP는 Intellectual Property의 약자입니다. 한국어로 풀이하자면 지적재산권이죠. 파운드리가 IP를 설계해서 팹리스 고객들에게 제공하기 때문에, 고객들은 파운드리의 라이센스인 해당 IP를 수정하거나 역설계하거나 다른 파운드리에 전달하는 등의 액션을 취할 수 없습니다.
그렇다면 파운드리가 팹리스 고객들에게 IP라는 것을 제공하는 이유가 무엇일까요? IP를 제공하는 이유는 팹리스 고객이 그들의 시스템 반도체를빠르게설계할 수 있도록 하는 것이 파운드리의 경쟁력이기 때문입니다. 예를 들어, 팹리스 업체들이 설계한 시스템 반도체가 동작할 때 순간순간 데이터를 저장해야 할 때가 있는데요, 이때마다 칩 밖으로 나가서 하드디스크 등 외장 메모리에 데이터를 저장하는회로는 물리적으로 연결된 긴 전선 때문에 전력 소모가 크고 칩 동작 속도도 느릴 수밖에 없습니다. 전력 소모 관점과 더불어, 칩 외부의 메모리 장치와 데이터를 주고받는 과정에서 중요한 정보가 Hacking 당할 수도 있기 때문에 반도체 설계자들은 본인의 칩 내부에 메모리를 위치시켜서 전력 소모도 줄이고, 칩 보안성(Security)도 강화할 수 있습니다. 하지만,메모리는 말 그대로 '저장' 목적의 회로입니다. 팹리스 업체들은 저장 목적의 회로를 설계할 시간이 없습니다. TV 디스플레이를 조절하는 회로가 되었건 GPU 회로가 되었건 해당 회로 로직을 설계하는 것 자체에 집중하고 Full chip 설계 시간을 최대한 단축하는 것이 중요합니다. 이것이 팹리스 업체들에게 있어 내장 메모리(embedded memory)가 반드시 필요한 이유입니다.
IP에는 내장 메모리만 있는 것은 아닙니다. 세계 1위 파운드리 업체인 TSMC가 제공하는 IP에는 어떤 종류가 있는지 한 번 확인해 볼까요? 아래 그림에서 빨간색 표시된 것이 팹리스가 설계하는 시스템 반도체 회로들입니다. CPU(Central Processing Unit), GPU(Graphic Processing Unit), MCU(Micro Controller Unit) 등이 대표적인 시스템 반도체 회로들입니다. 한편, 회색 처리한 부분은 TSMC가 제공하는 IP들입니다. 보시는 바와 같이 파운드리의 설계 인프라는 정말 다양합니다. TSMC가 제공하는 embedded memory에는 SRAM(Static Radom Access Memory)와 NVM(Non Volatile Memory;비휘발성 메모리)가 존재하네요. 내장 메모리뿐 아니라 USB, PCIe, Ethernet을 비롯한 Interface IP들도 확인할 수 있습니다. 자세한 정보는 TSMC 공식 홈페이지에 들어가 보셔서 한 번 확인해 보시면 좋겠습니다.(IP Alliance - Taiwan Semiconductor Manufacturing Company Limited (tsmc.com))
TSMC Intellectual Property(IP) Solution 출처: TSMC 공식 홈페이지
파운드리 IP 개발팀은 팹리스 칩 디자이너가 회로설계하는 과정과 100% 동일한 과정으로 개발을 진행합니다. IP 설계 목적을 정의하고, Size estimation 및 Performance 목표를 설정한 뒤에 PDK를 활용해서 회로를 설계하고 검증합니다. 최종적으로 팹리스 고객에게 전달하는 수준은 GDS(Graphic Design System) level이며, 팹리스 고객은 해당 IP를 본인의 칩 GDS상에 위치시키고 Pin 연결 routing을 진행합니다. 팹리스 입장에서는 IP를 제외하고 본인들이 설계한 영역에 대해서만 Simulation 검증을 진행하면 됩니다. 그 이유는 IP의 Function simulation 검증의 ownership은 파운드리에 있으며, 파운드리는 해당 검증을 완료한 IP를 제공할 의무가 있기 때문입니다.
파운드리에는 가장 Primitive 한 IP인 Standard cell IP부터 복잡한 Analog IP들까지 정말 다양한 IP 개발팀이 있답니다. 이 글을 읽은 여러분은 이제 IP를 제공하는 것이 파운드리의 경쟁력이라는 사실과 팹리스 고객이 그들의 시스템 반도체를빠르게설계할 수 있도록 돕기 위함임을 잘 알게 되었을 것 같습니다.
1. IP는 Intellectual Property의 약자이고, 파운드리는 Standard cell/Embedded memory/Interface IP/Analog IP 등 팹리스가 Full chip 설계에 즉시 활용할 수 있게끔 개발한다.
2. 파운드리만 IP를 개발하는 것이 아니라, 팹리스도 파운드리의 IP가 마음에 들지 않을 경우 자체 개발할 수 있다. 또한, 파운드리는 자체 IP개발팀뿐 아니라 다양한 3rd Party vendor 업체들이 IP를 개발할 수 있는 시스템을 구축한다.
3. 파운드리에게 IP개발은 경쟁력과 직결되며, 팹리스 고객의 칩 설계를 얼마큼 단축시킬 수 있는가에 아주 큰 역할을 하기 때문에 중요하다.