by
Mar 14. 2023
EP.16[반도체업계 취업하기#4]파운드리 회로설계
파운드리 회로설계 직무#1. PDK개발
안녕하세요. 저는 삼성전자 반도체 회로설계 엔지니어, 도체반쌤입니다. 오늘 제가 소개해 드릴 내용은 파운드리 사업의 회로설계 직무입니다. 파운드리 사업 회로설계 직무에 지원하시는 분들뿐 아니라 팹리스/IDM* 사업 회로설계 직무에 지원하는 분들도 읽어보시면 좋은 글이지 않을까 싶습니다. 회로설계 직무라고 하면 대부분 팹리스 업체들을 생각하기 쉽습니다. 실제로 세상에는 정말 많은 팹리스 기업들이 있습니다. <<EP.12[반도체업계 취업하기#2]팹리스 리더의 역량>> 글에서 팹리스와 파운드리의 비즈니스 모델을 소개드린 적 있으니 한 번 참고하셔도 좋겠습니다.
https://brunch.co.kr/@docheban77/14
*IDM: Integrated Device Manufacturer을 의미하고, 대표적인 IDM으로는 삼성전자 메모리사업부, SK하이닉스, Intel 등이 있습니다.
삼성전자 파운드리 사업부에도 회로설계 엔지니어가 있나요?
네, 파운드리 사업부에도 회로설계 직무를 가진 엔지니어가 있습니다. 파운드리 사업부 회로설계 직무를 한 문장으로 표현하자면 다음과 같습니다.
파운드리를 선택한 팹리스(고객)가 설계를 빠르고 정확하게 진행할 수 있는 디자인 플랫폼(Design Platform)을 구축하는 업무
파운드리 회로설계 엔지니어는 팹리스 고객이 그들의 시스템 반도체를 빠르고 정확하게 설계할 수 있도록 설계 관련 모든 인프라를 구축하는 업무를 맡을 수 있습니다. 디자인 플랫폼의 종류는 총 4가지가 있습니다.
1. PDK(Process Design Kit) (정확하게 설계할 수 있도록)
2. IP(Intellectual Property) (빠르게 설계할 수 있도록)
3. DM(Design Methodology) (정확하게 설계할 수 있도록)
4. ASIC(Application Specific Integrated Circuit) 서비스 (빠르게 설계할 수 있도록)
오늘 글에서 소개드릴 직무는 PDK 개발 엔지니어의 직무입니다.
1. PDK(Process Design Kit)
PDK를 제공하는 이유는 팹리스 고객이 그들의 시스템 반도체를 정확하게 설계할 수 있도록 하는 것이 파운드리의 책임이기 때문입니다. 파운드리는 팹(FAB) 인프라를 제공해서 팹리스의 시스템 반도체를 물리적으로 구현하는 업체입니다. 즉, 파운드리가 판매하는 것은 다름 아닌 공정(Process Technology)입니다. 팹리스는 설계할 시스템 반도체의 Application과 Specification을 고려해서 파운드리 공정을 구매합니다. 따라서 파운드리는 팹리스가 설계한 시스템 반도체를 8대 공정으로 구현하는 과정에서 전혀 문제가 없도록 팹리스에게 정확한 소자 모델링과 설계 Enablement 키트 그리고, 설계 검증 키트를 제공해야 하고 그들을 아울러 PDK라고 합니다.
- PDK 소자 모델링 엔지니어는 공정을 구현하는 과정에서 MOSFET의 문턱전압은 얼마나 흔들릴 수 있는지, 소자의 Width 및 Length의 변화에 따라 소자의 특성이 어떻게 변화하는지 등 실제 Silicon 데이터를 소자 모델링에 정확하게 반영해서 팹리스에서 시뮬레이션 검증을 진행할 때 정확한 검증이 가능하도록 해야 합니다. 아래 사이트 157page~192page를 한번 확인해 보시길 바랍니다. 얼마나 많은 Parameter들을 이용해서 소자 모델링을 진행하는지 확인하시면 아마 놀라실 수도 있답니다.
https://cmosedu.com/cmos1/BSIM4_manual.pdf
- PDK 설계 Enablement 키트는 Auto PnR(Placement and Routing), Fill, PEX(Parasitic EXtraction) 등이 있습니다. Auto PnR PDK를 통해, logic 설계 영역을 해당 공정 Design rule 기반의 레이아웃으로 구현할 수 있습니다. Fill PDK를 통해, 레이아웃이 Design rule 기반의 Active/Poly/Metal 영역 density를 만족하도록 Dummy를 insert 할 수 있습니다. 만약 적정 수준의 density를 만족하지 않으면 CMP* 공정 진행 때, 해당 부분이 훅 파여서 위/아래/옆 등 근처 소자들의 특성에 영향을 줄 수 있고 해당 영향을 CMP Dishing effect라고 부르기도 합니다.
*CMP: Chemical Mechanical Polishing 공정으로 평탄화 공정으로 알려져 있다.
