데이터 센터 확장과 TSMC 그리고 엔비디아

TSMC는 전 세계 AI 및 데이터 센터용 첨단 반도체 시장의 약 90~95%를 사실상 독점하고 있다.

설계는 엔비디아나 AMD가 하지만, 이를 실제로 구현할 수 있는 손은 전 세계에서 TSMC가 거의 유일하기 때문이다.

현재 TSMC의 독점적 지위와 수요 감당 현황을 2026년 최신 지표로 정리해 보자.

1. TSMC의 독점적 위치

AI 가속기 시장 점유율 : 엔비디아(NVIDIA), AMD, 브로드컴(구글 TPU 설계 보조) 등 주요 설계사들이 모두 TSMC의 고객이다.

2026년 기준 AI 가속기 제조 시장 점유율은 95%에 육박한다.

3nm 공정은 이미 예약이 꽉 찼으며, 2026년 본격 양산되는 2nm 공정 역시 이미 2026년 전체 물량이 완판(Sold-out)된 상태다.

기술적 해자 : CoWoS 패키징 기술에서 TSMC의 수율과 안정성을 따라올 경쟁자가 아직 없다.

칩은 삼성이나 인텔에서 찍어도, 결국 패키징은 TSMC에 맡겨야 한다는 말이 나올 정도다.

2. 수요를 감당하고 있는가?

수요를 감당하기 위해 사상 유례없는 투자를 하고 있지만, 공급이 수요를 못 따라가는 상황이다.

역대급 설비 투자 : TSMC는 2026년에만 약 540억~560억 달러(약 75조 원)를 쏟아붓고 있다.

2025년 대비 30% 이상 증가한 금액으로, 대부분 2nm 공정과 첨단 패키징 라인 증설에 쓰인다.

패키징 생산능력 확대 : CoWoS 생산량을 2025년 대비 2배 이상 늘려 월 12만 장 이상의 웨이퍼를 처리할 계획이지만, 엔비디아의 차세대 칩(Rubin 등)과 빅테크들의 자체 주문형 반도체(ASIC) 수요가 그보다 더 빠르게 늘고 있다.

가격 인상 주도 : 수요가 워낙 압도적이다 보니 TSMC는 2026년 웨이퍼 가격을 5% 이상 인상했음에도 불구하고 고객사들이 줄을 서 있는 상황이다.

3. 경쟁사(삼성, 인텔)의 추격은?

TSMC가 모든 수요를 다 받지 못하는 낙수 효과를 노리고 있다.

삼성전자 : 2nm GAA(Gate-All-Around) 공정의 수율을 높여 가성비를 중시하는 고객사나 가상화폐 채굴 칩 등의 물량을 확보하며 추격 중이다.

특히 HBM4 시대가 열리며 메모리+파운드리 통합 서비스로 반전을 꾀하고 있다.

인텔 : 18A(1.8nm급) 공정을 앞세워 북미 지역 데이터 센터 물량을 확보하려 하지만, 아직 대량 양산 레퍼런스 면에서 TSMC와 격차가 크다.

요약하면 TSMC는 글로벌 AI 데이터 센터의 유일한 출입구와 같다.

2026년 현재 TSMC는 잠을 줄여가며 공장을 짓고 있지만(수요 대응), 전 세계 빅테크들이 퍼붓는 AI 투자 규모가 너무 커서 공급 부족 현상은 2026년 내내 지속될 전망이다.

이 때문에 삼성이나 인텔, 혹은 앰코(Amkor) 같은 후공정 전문 업체들이 TSMC의 넘치는 물량을 조금씩 나누어 받는 구조가 형성되고 있다.

엔비디아와 TSMC의 협업 로드맵은 2028년까지의 구체적인 제품 출시 계획이 확정되어 있으며, 공정 기술과 패키징 설루션이 긴밀하게 맞물려 완성된 상태다.

특히 최근 열린 GTC 2026을 통해 차세대 아키텍처인 파인만(Feynman)의 세부 사항이 공개되면서 로드맵이 한층 더 뚜렷해졌다.

1. 엔비디아-TSMC 로드맵 (2024~2028)

엔비디아는 과거 2년 주기였던 아키텍처 업데이트를 1년 주기(Annual Cadence)로 단축했으며, 이에 맞춰 TSMC의 최첨단 공정을 가장 먼저 점유하는 전략을 취하고 있다.

2024 - Blackwell 4nm (N4P) - 최초의 수평적 칩렛 구조, CoWoS-L 적용

2025 - Blackwell Ultra 4nm (N4P) - HBM3 e 12단 탑재, 성능 최적화

2026 - Vera Rubin 3nm (N3P) - HBM4 최초 탑재, Vera CPU와 통합 시스템 구축

2027 - Rubin Ultra 3nm (N3P) - 12단 HBM4 탑재, AI 연산 성능 2배 향상

2028 - Feynman 1.6nm (A16) - 실리콘 포토닉스, 3D 적층, 차세대 HBM 적용

2. 파인만(Feynman)까지의 로드맵 핵심 과정

파인만은 단순한 성능 향상을 넘어 반도체 제조 기술의 한계를 돌파하는 상징적 지점이다.

① 공정의 비약: 2nm를 건너뛰고 1.6nm(A16)로

A16 공정 채택 : 엔비디아는 파인만 아키텍처에서 TSMC의 2nm(N2)를 거치지 않고 바로 1.6nm급인 A16 공정을 핵심 다이(Die)에 적용할 계획이다.

후면 전력 공급(BSPDN) : A16의 핵심 기술로, 전력 배선을 웨이퍼 뒷면에 배치해 전력 효율을 15~20% 높이고 신호 간섭을 줄인다.

파인만은 이 기술이 적용된 세계 최초의 초거대 AI 칩이 될 전망이다.

② 패키징의 진화: 실리콘 포토닉스(Silicon Photonics)

빛으로 데이터 전송 : 파인만 단계에서는 구리 배선의 속도 한계를 극복하기 위해 광신호(Light)를 이용해 데이터를 주고받는 기술이 본격 도입된다.

TSMC의 COUPE(Compact Optical Engine) 패키징 기술이 파인만의 신경망 역할을 하게 된다.

③ HBM4를 넘어선 커스텀 HBM

파인만은 표준형 HBM4를 넘어, 엔비디아가 설계 단계부터 깊게 관여한 커스텀 HBM을 탑재할 예정이다.

이는 TSMC의 패키징 라인 안에서 로직 칩과 메모리가 사실상 하나의 유닛처럼 작동하게 만든다.

3. 현재 완성도 및 협업 수준

2028년 출시 예정인 파인만은 현재 설계(Design) 및 IP 확보 단계에 있으며, TSMC와 1.6nm 공정의 수율 안정화를 위한 테스트 칩 생산 협의가 진행 중이다.

엔비디아는 애플을 제치고 TSMC의 A16 공정 첫 번째 대량 양산 고객(Lead Customer) 지위를 확보한 것으로 알려져 있다.

이는 AI 칩 수요가 모바일 칩 수요를 압도하기 시작했음을 의미한다.

요약하자면 엔비디아와 TSMC는 블랙웰(현재) → 루빈(2026) → 파인만(2028)으로 이어지는 철저한 연간 업데이트 체계를 완성했다.

특히 파인만은 1.6nm 공정과 광통신 패키징이라는 두 가지 초필살기를 결합하여, AI 연산 능력을 현재보다 수십 배 이상 끌어올리는 것을 목표로 하고 있다.