[산업] 반도체 후공정(Packaging)
후공정 이해하기
우연히 반도체 후공정관련된 무료 강의를 찾게 되었습니다. 듣다 보니 퀄리티가 아주 훌륭해서 개인적으로 복습하고 내용을 정리해보려고 합니다. 양질의 강의를 무료로 공개해 주신 한밭대학교 윤창민 교수님께 감사드립니다. 해당 영상의 링크는 아래에 공유하겠습니다. 오늘 요약한 내용은 1~3강까지의 부분입니다.
https://youtube.com/playlist?list=PLh2O9H0drHXceQO067qSXIkWFsk6vqGIp
후공정(패키징)의 기본 개념
반도체 공정은 크게 8가지로 구분됩니다. ①웨이퍼제조 ②산화 ③포토 ④식각 ⑤증착/이온주입 ⑥금속배선 ⑦EDS(테스트) 까지가 전공정으로 구분할 수 있고, 그 이후에 ⑧후공정(Packaging) 작업이 이어집니다.
전공정 과정은 실리콘 잉곳으로 패턴 웨이퍼로 만드는 과정이고,
후공정은 전공정을 통해 만드는 웨이퍼를 우리가 흔히 보는 모듈로 만드는 과정입니다. 말 그대로 패키징 하는 공정입니다. 후공정 = 패키징 = OSAT = Package Fabrication = 반도체 어셈블리는 사실상 같은 말이라고 생각해도 됩니다.
웨이퍼를 패키징 하는 이유는 반도체 칩을 목적에 맞게 전기적으로 연결하고 보호하고 신뢰성을 확보하기 위해서입니다. 그렇기 때문에 반도체의 목적(메모리, 비메모리)에 따라 패키징 방식이 달라져야 합니다.
일반적으로 후공정은 전공정보다 기술적 난이도 및 중요도가 낮다고 알려져 있습니다. 그러나 최근 들어 이런 상황이 달라지고 있는데, 전공정 개발만으로는 반도체 성능 개선이 어려워진 상황이기 때문입니다. 전공정 미세화의 한계로 인해 후공정까지 한 번에 설계하는 패키징 기술이 주목받고 있어 최근 들어 후공정에 관심이 커지고 있습니다.
반도체 후공정 개발 트렌드
패키징 기술은 IT제품의 변화에 맞춰 발전되어 왔습니다. 이를 하나씩 살펴보겠습니다.
최초의 패키징 기술은 리드프레임입니다. 지네다리를 가진 형태입니다. 반도체 칩의 외부인출을 리드프레임(지네다리)이 수행하게 되는 기본적인 형태입니다. 전기적 인출을 효과적으로 진행하기 위해 리드프레임의 개수가 증가해 왔으며, 현재도 낮은 단가와 제조의 용이성, 튼튼한 내구성 등으로 자동차 및 대형기기에 일부 사용되고 있습니다.
1990년대에 들어 BGA(Ball Grid Array) 형태의 패키지가 개발되었습니다. IT제품의 소형화와 고도화로 더 빠른 전기적 인출이 필요해졌고 이에 맞춰 개발된 형태입니다. BGA타입은 반도체 칩을 PCB기판에 연결하고 기판의 하단에 수만은 Solder Ball이 존대하는 형태입니다. 국내외 대기업에서 제도하는 반도체 패키지는 대부분 BGA 패키지입니다.
BGA타입의 Conventional package
시장점유율의 50% 차지하는 Convetional Package 방식은 와이어본딩(Wire Bonding)과 플립칩(Flip Chip) 방식으로 구분됩니다. 와이어본딩은 전기적 인출이 위로, 플립칩 방식은 아래로 진행된다는 것이 가장 큰 차이점이며, 둘 다 BGA방식으로 PCB기판의 Solder Ball이 부착되어 있습니다.
와어어본딩은 주로 메모리 반도체에 사용됩니다. 전기적 인출을 하기 위한 선이 위로 나와있어 3D 다단 적층이 용이합니다. 이중 Edge-die-stacking은 반도체 칩을 비스듬히 모서리에 본딩하여 적층하는 방식으로 이를 3D-와이어본딩 패키지라고 합니다.
플립칩 방식은 전기적 인출이 아래로 이어져 와이어 본딩 대비 빠른 전기적 인출이 가능한 방식입니다. 이로 인해 고성능이 요구되는 비메모리제품에 주로 활용됩니다. 다만 아래로 바로 연결되다 보니 다단 적층은 어려운 구조입니다.
Advanced Packaging
Conventional Packaging의 단점을 극복하기 위한 최신 패키징 기법이 Advanced Packaging입니다. 기존 패키징 대비 전기적 성능과 공정성을 높이고 경박단소를 구현하기 위한 목적입니다.
먼저 HBM(High Band width memory) 패키징입니다. 고성능 서버용 메모리에 쓰이는 방식입니다. 메모리는 주로 와이어본딩 방식으로 제작되는데, 이 경우 다단적층은 가능하나 전기적 인출이 위로 진행되어 전기적 인출이 아래로 진행되는 플립칩 방식보다 전기적 인출 기능이 떨어집니다. 이를 극복하기 위해 TSV(Trough Silicon Via) 기술을 적용하여 다단적층을 만들어 내는 패키징 기법입니다.
WLP와 PLP 패키지는 플립칩 패키지와 유사한 구조를 가지고 있으나, PCB 기판 대신에 RDL층을 통해 직접 전기적 인출을 진행하는 특징을 가지고 있습니다. Solder bump를 형성하지 않고 RDL층을 도입하기 때문에 PCB기판 대비 더욱 얇게 만들 수 있는 당점이 있습니다. 이는 주로 비메모리 방식에 쓰이는 방식입니다.
메모리와 비메모리 반도체의 결합
최근에는 패키징 효율을 높이기 위해 메모리와 비메모리를 연결하는 방식으로 기술이 발전하고 있습니다.
가장 대표적인 방법은 패키지온패키지(POP, Package on Package) 방식입니다. 이는 PCB 기판을 인터포져로 활용해 두 가지 다른 속성의 반도체를 연결하는 방식입니다. 패키지 위에 패키지가 올라가는 구조로 되어있어 이름도 POP로 불리는 방식입니다. 인터포져는 일반적으로 PCB로 구성되지만, 실리콘, 유리 및 유기고분자도 일부 사용됩니다.
차세대 결합 방식은 시스템인패키지(SIP, System in Package)가 있습니다. 최근에 가장 주목받고 있는 패키징 기술 중에 하나로 여러 종류의 반도체 패키지를 집합하여 시스템으로 구성하는 기술입니다. SIP방식은 POP보다 많은 종류의 패키지를 혼합하며 하나의 부품표준으로 사용될 수 있습니다.
SIP 방식은 2.5D 패키지라고 불리기도 합니다. 기본적으로 위로 적층을 한 패키징 구조를 3D 패키지라고 합니다. 그러나 SIP 방식은 POP와는 달리 위가 아닌 평면에서 다른 패키지들을 쌓아가는 방식입니다. 그로 인해 SIP 방식 내부에는 3D 방식으로 패키징 된 HMB 방식의 메모리반도체와 2D로 패키징 된 비메모리 반도체가 평면으로 결합되어 있게 되고, 이를 통칭하여 2.5D로 지칭하게 되었습니다.
