파운드리는 왜 이렇게 어려운가?

무엇이 파운드리를 강하게 하는가

반도체 제국의 미래 개정판을 썼는데, 내용을 추가하다 보니 이 부분은 다른 분들도 알아야 하지 않는가 해서 미리 글로 써 봅니다.

 최근 파운드리 양강이 연속으로 사상 최대의 투자 계획을 발표하면서 파운드리 시장에는 불꽃이 튀고 있습니다. 여기에 인텔까지 팹리스가 되는거 아니냐는 우려를 불식시키는 수준에서 벗어나 아예 파운드리 시장에 재 진출을 선언해 버렸습니다. 이러한 대규모 투자는 수탁생산 방식인 파운드리 특성상, 치킨 게임이라기 보다는 압도적 미래 수요가 예측되기 때문일 가능성이 높습니다.

 그런데 이러다 보면 의문이 생깁니다. 이렇게 수요가 넘치는 시장인데, 어째서 늘 하던 주체들만 파운드리를 하려는 것일까요? 따지고 보면 TSMC의 연 30조원은 중국 반도체 굴기 자금의 20%가 넘는 엄청난 액수이긴 하지만, 낼 수 있는 회사가 없는건 아닙니다.

 이번 글에서는 파운드리 사업이 어려운 일면 중, 맨날 들어보았을 자본투자 액수 부분을 제외하고 소프트 파워에 해당하는 부분을 보도록 하겠습니다. 이번 글의 핵심은 팹리스의 사정을 보는 것입니다

팹리스는 어떻게 일하는가

 팹리스는 다들 알고 계시겠지만 자사 공장이 없고, 오로지 설계만을 통해 먹고 사는 회사입니다. 자사의 로직을 설계한 뒤, 파운드리에 맡겨서 반도체를 웨이퍼에 받아 오는 겁니다. 그럼 받아온 웨이퍼를 이리 저리 가공해서 완제품의 형태로 파는 것입니다. 이 칩은 당연히 팹리스가 만든 칩이 됩니다. 퀄컴이 TSMC에 외주를 맡긴 뒤 파는 스냅드래곤은, 당연히 퀄컴 로고가 박히게 됩니다.

 칩의 설계 과정은 사실 생각보다 매우 어렵습니다. 소비자들 입장에서 '칩은 칩'일 뿐이지만, 사실 칩 안에는 수 많은 다른 회사들의 IP(지적재산)이 포함되기 때문입니다. 아래의 그림은 무려 10년전 칩인 삼성전자의 엑시노스 4412(정확히는 4412가 포함된 오드로이드) 의 블럭 다이어그램입니다

엑시노스 4412가 포함된 설계 (출처 : Anandtech)

 Exynos 4412안에는 Cortex A9(ARM IP)와 Mali-400 (ARM IP), 각종 인코더부터 외부와 연결되는 각종 기능 블럭(USB, GPIO, HDMI)들이 포함됨을 알 수 있습니다. 팹리스들은 이런 기능 블럭을 스스로 회사 안에서 설계할수도 있고, 다른 팹리스에서 사 올수도 있습니다. 

 팹리스 운영의 중요한 부분은 바로 여기에서 밸런스를 취하는 것입니다. 자사의 핵심적인 IP에는 최대한 투자를 함과 동시에, 그다지 중요하지 않은 부분은 밖에서 취하는 것입니다. 또한, 이 과정에서 충분히 설계 리스크를 분산시켜야 합니다.

 예를 들면 삼성전자는 한때 Exynos M 씨리즈를 자사의 CPU로 사용하였는데, M의 설계가 ARM IP의 성능에 뒤쳐지자 칩 전체의 성능이 크게 저하되기도 하였습니다. 그런데 이번에는 되려 ARM의 고성능 IP인 Cortex X의 성능이 문제가 많아 신형 엑시노스(+퀄컴 888도 마찬가지)는 그냥 시장에 존재하는 고만고만한 칩이 되고 맙니다.

 

팹리스의 사정 1 : 다른 팹리스와 일하기

 위에서 살펴보았듯, 팹리스는 외부에서 다른 IP를 사 와야 합니다. 근데 사 온다는 것은 구체적으로 뭐가 어떻게 되어 있는 걸까요? 설계한 코드를 받아오는 걸까요, 아니면 완성된 칩의 일부분을 물리적으로 사 오는 것일까요? 정답은 둘 다입니다. 앞의 방식을 소프트 매크로라고 하고, 뒤의 방식을 하드 매크로라고 부릅니다. 처음 칩을 설계할때는 프로그래밍 언어와 비슷하게 쓰여지게 됩니다. 아래와 같은 방식의 코드로 쓰여 있다고 생각하시면 됩니다.

베릴로그 코드의 예시

 하지만 곰곰히 생각해보면 이 코드만으로는 아무것도 알 수 없다는걸 알 수 있습니다. 칩이 다른 부위와 연결되는 곳에 대한 설명은 있지만, 14nm와 10nm 등 공정에 대한 정보가 없습니다. 소프트 매크로는 일반적으로 이런 코드를 한번 더 처리해서 레지스터 연결 관계로 바꾼 물건입니다(이해하려 하지 말 것).

 하드 매크로는 거기에서 한번 더 처리를 한 물건입니다. 저렇게 짜여진 코드는 각 파운드리에서 제공받는 PDK(Process Design Kit) 라고 불리는 소프트웨를 이용해 한번 더 처리를 해 줘야 합니다. PDK는 파운드리가 팹리스에제 제공하는 소프트웨어로, 각 회사의 14nm 10nm 7nm등의 정보를 담고 있습니다. 특정 셀의 크기, 함께 붙어 있어서는 안되는 트랜지스터 종류 등 해당 파운드리만의 독특한 정보를 담고 있다고 보시면 됩니다.

 팹리스는 이런 툴의 도움을 받아서, 자신이 수탁 생산하고자 하는 파운드리에 맞게 트랜지스터 수십억개를 배치하고, 최종적으로는 이를 마스크로 바꾸게 됩니다. 하드 매크로는 처리를 거친 물건입니다. 즉 이미 트랜지스터 위치까지 완전히 배치된 상태의 IP라 생각하면 됩니다. 당연하지만 하드 매크로를 팔기 위해서는, 각 팹리스가 특정 파운드리 + 특정 공정까지 전부 대응한 쌍으로 제공해야 합니다

팹리스의 사정 2 : 비즈니스의 리스크

 또 한가지 팹리스가 고민하는 점은 과연 '약속을 지키는가' 입니다. 예를 들면, 2021년에 우리 회사가 특정 칩을 발매해야 합니다. 내부 설계 등이야 사람을 더 뽑거나, 자신이 스스로 스케쥴을 조금씩 조정하면 됩니다. 문제는 칩의 최종 성능은 설계만으로 정해지지 않고, 파운드리가 제공하는 트랜지스터 성능에도 영향이 크다는 것입니다. 동일한 설계라 하더라도, 14nm로 제조한 것과 7nm로 제조한 것은 두 배 가까운 전력 소모량 차이가 납니다.

 이러한 예를 바로 보여주는 것이 인텔의 타이거 레이크와 로켓 레이크입니다. 로켓 레이크는 본래 10nm로 설계되었던 타이거 레이크 코어(코드명 Willow Cove)와 주변부를 14nm로 백포팅(코드명 Cypress Cove)해서 재 설계한 물건입니다. 인텔의 설계 특성상 자사의 공정을 알고 설계했을 것이므로, 두 물건은 완전히 같은 설계는 아니지만 핵심부는 동일하다고 볼 수 있습니다(L3 캐시 등의 차이가 있음). 실제로 두 칩은 동일한 성능을 내기 위해서 필요한 에너지가 1.5배 넘게 차이가 납니다(사실 이것도 각 공정 세대별로 클럭의 sweet spot이 달라 엄밀한 비교가 되긴 힘듭니다).

 (i7-11370H(타이거 레이크 4코어 35W) vs i5-11500(로켓 레이크 6코어 65W) 기준).

 

동일 코어 설계, 다른 공정을 쓴 타이거 레이크(좌측)과 로켓 레이크(우측) (출처 : 레딧)

 공정이 변하면 위와 같은 어마무시한 차이가 날 수 있는 겁니다. 따라서 팹리스 입장에서는 아래와 같은 의구심이 항상 마음에 남게 됩니다

- 보내준 PDK가 정말 믿을 수 있는 PDK일까?

- 양산 일정은 제대로 맞춰줄 수 있는걸까?

 파운드리의 PDK를 일찍 받아서 설계할수록 최종 칩의 성능을 맞춰볼 기회가 많습니다. 그런데 PDK를 보내줬는데 그 내용물이 계속 많이 변한다면, 예상했던 주어진 전력 하에서의 성능치가 계속 변할 것이고 이는 팹리스의 일을 어렵게 합니다

 그리고 만약 양산 일정이 밀린다면, 심지어는 특정 공정이 아예 망해버리게 되면 팹리스는 1년 장사를 그대로 망칠 가능성도 생기게 됩니다. 팹리스의 지출은 대부분 인건비이므로, 1년 장사가 망할 조짐이 있다고 해서 투자를 줄여놓거나 할 수가 없습니다. 

거대 파운드리가 가지는 소프트 파워

 위의 두 가지 내용을 보면, 기존 파운드리가 가지는 강력한 해자 두 가지를 알 수 있습니다. 한가지는 기존 파운드리의 경우 이미 함께하는 팹리스가 매우 많다는 점 그 자체입니다.

르네사스의 하드 매크로 로드맵 (출처 : 르네사스)

 여러분이 SerDes등이 무엇인지는 이해할 필요가 없지만, 어떤 회사의 공정을 중심으로 하드 매크로를 팔고 있는지는 분명히 볼 필요가 있습니다. 위 사진은 팹리스 + 작은 팹을 운영하는 르네사스 반도체의 IP 로드맵입니다. 보면 알 수 있지만, TSMC 사랑이 아주 뚜렷함을 알 수 있습니다. 르네사스는 TSMC 공정 용으로는 거의 첨단 바로 전 세대는 대부분 지원하려 하고 있지만, UMC나 삼성의 경우는 28nm수준에서 조금씩만 하드 매크로를 만들었음을 알 수 있습니다. 중국 중심국제(SMIC)는 보이질 않습니다.

 이런 것이 파운드리의 강력한 힘 중 하나입니다. 신규 진출한 팹리스는 자신의 비즈 모델상 어떤 IP를 사서 써야 할 지 모를 수 있습니다. 그렇다면 이들은 나중에 취할 수 있는 IP가 가장 많은 파운드리에 찾아가게 됩니다. 기존 팹리스들은 자신의 IP를 가장 많이 팔 수 있는 파운드리에 맞춰 하드 매크로를 준비 할 것입니다. 네 무한히 도는 닭과 달걀 문제입니다. 아이러니하게도 외부 IP 의존도가 적은 대형 팹리스가 되어야 위탁생산을 나눠 볼 생각을 할 수 있는겁니다. 

 

 또 다른 하나는 신뢰 자산입니다. 파운드리가 용감하게 자본과 인력을 팍팍 갈아넣기 위해서는 이번 공정에서 고객을 잔뜩 끌어들일 수 있다는 자신감이 있어야 합니다. 그런데 고객은 이 파운드리가 반드시 양산 일정을 맞춰줄 것이며, 그 양산 시점의 트랜지스터 특성도 예전에 공개한 것과 크게 다르지 않을 것이라는 확신이 있어야 자사의 설계인력을 마구 투입해서 자사 설계 일정을 맞출 것입니다. 

결론

 이번 글에서는 지나치게 자본 투자액에만 집중되고 있는 파운드리, 제조 시장의 이야기를 조금 소프트한 생태계 이야기로 가져와 보았습니다. 이런 부분들도 알고 논의할 수 있어야 모두가 진짜 의미로 '반도체 잘 한다'의 의미가 무엇인지도 이해할 수 있을 것이고, 나아가서 각 주체가 올바른 판단을 할 수 있을 것입니다.

 예를 들면, 위와 같은 체계가 갖춰진 상황에서 유럽, 중국 등의 완전 신규 파운드리가 자본을 수십조 투자한다고 해서 생태계의 팹리스들을 끌어 들일수는 없다는 것을 쉽게 알 수 있습니다. 옮길려면 다 같이 옮겨올 수 있는 인센티브를 주던지, 아예 기존에 없는 컨셉의 칩 + 없는 생태계를 만들어 가면서 쌓아 올려가야 합니다. 따라서 이들의 전략은 대부분 기존 파운드리의 공장을 자국 영토로 끌어들이는 것이 될 수 밖에 없습니다. 수 많은 연관 공장들이 따로 있지 않고 인접한 산업단지에 자리해야 하는 이유와도 같습니다.

 

 또한 여기서 험난한 파운드리 여정도 어느정도 이해할 수 있습니다. 위와 같은 생태계가 갖춰져 있는 경우면, TSMC의 첨단 공정이 몇 개월정도 늦춰진다고 해도 고객들은 TSMC를 떠나지 않을 가능성이 높습니다. 왜냐 하면 TSMC의 공정은 늦었지만, 선택 가능하고 이미 수 차례 검증된 IP가 많이 존재하기 때문에 팹리스 입장에서 최종 칩은 더 빨리 나올 수 있습니다. 하지만 삼성전자의 경우 공정이 빨리 나왔더라도(그럴 수 있는지는 둘째 치더라도), 그 공정으로 만들어져야 할 다른 팹리스의 IP가 완성이 안되었거나 혹은 테스트가 덜 되서 설계 결함이 발견되는 등의 일이 생기면 최종적인 칩의 양산은 늦어져 버릴수가 있는 겁니다. 

 그나마 삼성전자의 위안이라면 큰 회사들이 삼성전자를 선택 안 할수는 없으니, 역시 늘 재기할 기회는 있다는 것일 겁니다.