이 모든 이야기가 만약 공정이 쉬웠다면 크게 나타나지 않았을지도 모른다. 단지 다품종 소량생산이거나 단순히 제품주기의 단축이라면, 그것을 극복할 방법들은 있을 것이다. 부품의 모듈화와 표준화를 통해 빠르고 다양하게 디자인 되어 오는 것에 대한 동시적 대처가 이루어진바도 있다. 하지만, 이 전제 자체가 무너진다면? 공정 자체도 통제 범위 안에 두기 어렵다면?
여기서부터는 각 회사의 보안 이슈가 있으니 적당히 뭉뚱그려 이야기함에 양해를 부탁드린다. 하나의 예를 들어보는 것이 쉽게 와닿지 않을까. DRAM의 Capacitor(축전기)를 들여다보자. 축전기는 별것은 아니다. 전기판 사이에 얇은 유리판을 넣는다. 여기에 한쪽 판에 (+), 다른 판에 (-) 전하를 대전시키면, 서로 당기게 되어 양쪽 판에 쌓여있게 된다. 유리판이 사이에 있으니, (+)와 (-)가 만나서 사라지지 않는다. 이것이 축전기다. 휴대폰 안의 배터리도, 전기차 안의 것도, 회로 안의 것도 다 원리적으로는 같다. 모양은 조금 다를 수 있지만.
DRAM에 축전기가 쓰이는 이유는? 컴퓨터는 0과 1로 전기 신호를 처리한다. 이것을 저장하고 써야 하는데, 이 전기 신호를 축전기에 저장하는 것이다. 도체 사이에 유리만 넣으면 되는데 뭐가 어렵겠냐고 할 수 있겠다. 크기가 크면 당연히 문제가 없다. 문제는 이게 너무 작다는데에 있다.
DRAM의 구조, 참조: https://semiengineering.com
위 사진은 인터넷에서 구한 DRMA의 구조 사진이다. (보안상 공개 자료만 사용한다) 높이는 1500nm로 되어 있다. 구멍의 크기는? 대략 50nm 이하로 보인다. 30 대 1보다 비율이 크게 뚫어야 한다는 것. '30 대 1 정도야'라고 할지도 모르겠으나, 구멍이 50nm 이하인데도 쉬울까? 1억분의 5 미터 크기의 구멍을 뚫는 것이다. (빛의 짧은 파장보다도 10배 정도 작다) 게다가 이 구멍들을 30cm의 실리콘 원형의 웨이퍼에 모두 균일하게 뚫어야 하는데 말이다.
잘 뚫기도 어렵지만, 그 다음 공정도 만만치않다. 축전기가 금속 사이에 유리를 넣는 것이라 했었다. 구멍 크기가 작다보니, 그 유리도 수 nm 두께로 증착해야 한다. 이 정도면 분자 수십개나 쌓이는 두께일까. 이것을 30cm에 엄청 많이 뚫린 매우 깊은 구멍에 똑같이 발라야 하는 것이다. 너무 얇으면 (+), (-)가 만나버린다. 너무 두꺼우면 둘이 안붙어 있는다. 균일해야만 한다.
물리적인 한계에 부딪쳐가며 뚫고 나간다는 의미가 적당하지 않은지. 개발 방향은 당연히 구멍의 크기가 줄어드는 것이다. 지금도 힘든데, 그걸 더 줄이라고 강요받으며 공장의 수 많은 장비에 적용하려는 것이다. 저 길쭉한 구조물들은 이제 쓰러지지고 붙고 난리가 아니다. 그러면 덜 뚫으면 되지 않느냐고 할지 모르겠다. 길이가 줄면 축전기가 작아지고, 당연히 용량이 준다. 구멍 크기가 줄면 오히려 깊어져야 용량이 유지되는 것이다. 그게 너무 어려울 뿐.
구멍을 그리는 것부터 뚫는 것, 유리를 바르는 것 까지, 모두 물리적 한계에 부딪쳐있다. 그럼에도 제품 개발주기는 빠르게 하라는 압박을 받는다, 수익성과 소자 특성 개선을 위해서. 이것을 기존에 관리하듯 연 단위로 세부 공정의 개발 계획을 세워서 합리적 절차 관리를 통해 진행할 수 있을까? 연구소에서 개발핬다고 양산 공장의 수많은 장비에 전개가 빠르게 진행될까. 이 구멍을 뚫는 것 조차도 수십공정이 얽혀 있다. 쓰려졌다면, 어떤 공정 때문인지 파악하고 개선하는 것은 쉽게 될것인가.
하나의 공정만 살펴보았지만, 충분히 어려움에 대해서는 전해졌으리라 믿는다. 이런 공정들이 수백개가 얽혀서 제품이 생산되고 있다. 극한의 난이도를 가지는 상황에서 속도와 다변화가 요구되는 현장, 그것이 현재의 최첨단의 공장의 상황이다. 이것을 이루기 위해 디지털화가 절실한 것이고, 모든 장비의 상태를 빅데이터로 처리하려는 욕망이 분출되고 있다.
물론 아직은 시작단계다. 하지만 10년의 시간동안 변화를 보면, 다음 10년은 가늠이 되지 않는다. 극한의 상황은 오히려 모든 것을 가속화하니까.