brunch

You can make anything
by writing

C.S.Lewis

by 경제를 말하다 Jul 18. 2023

반도체 어드밴스트 패키징이 중요하게 대두된 이유

무어의 법칙은 정말 끝났을까?

현대 사회는 점점 더 빠른 속도로 디지털화 되어가고 있습니다. 컴퓨터는 점점 더 높은 사양을 필수적으로 요구하게 되었습니다. 특히 인공지능이 보편화되기 시작하면서 서버가 처리해야 할 데이터의 양도 많아졌지만 동시에 서버로부터 유용한 정보를 받게 되는 디바이스의 성능도 중요하게 대두 되었습니다. 즉 현대 사회는 서버만의 발전도, 디바이스만의 발전도 아닌 서버와 디바이스의 균형적인 성장이 매우 중요하게 대두되기 시작했습니다. 그리고 이러한 발전의 한 가운데에 반도체가 있습니다.      


반도체의 성능을 높이는 가장 보편적인 방법은 집적도를 높이는 방법입니다. 원활한 연산 처리를 위해 한 반도체 칩 안에 집적되는 트랜지스터의 수를 획기적으로 높임을 통하여 반도체의 연산 성능을 획기적으로 높이는 것이 반도체 제조사의 숙제와도 같은 일이었습니다. 그래서 반도체 제조회사들은 어떻게 하면 한정된 너비의 칩 다이 안에 더 많은 트랜지스터를 집적할 것인가에 대해 연구했습니다. 반도체 제조회사들은 회로의 선폭을 최소화함을 통하여 집적도를 높이는 방법을 택했습니다. 그것이 바로 전 공정 단계에서 초미세 공정 경쟁을 촉발시키는 기폭제가 되었죠. 이러한 집적도 경쟁의 한복판에 무어라는 사람이 있습니다.      


일명 무어의 법칙의 창시자인 고든 무어는 인텔의 창업자였습니다. 반도체 제국 인텔의 창업자인 고든 무어는 1965년 대단한 관찰 결과를 발표합니다. 자신이 반도체의 집적도를 관찰한 결과 평균 1~2년 주기로 두 배로 집적도가 증가하더라는 것입니다. 이러한 관찰결과에 힘입어 캘리포니아 공과대학 교수 카버 미드라는 사람이 ‘무어의 법칙’을 주창하게 되었죠.

무어는 처음에 1년에 집적도가 두배로 증가한다고 관찰했으나 10년 이후 이를 2년으로 수정했습니다. 그러다가 인텔의 임원인 데이비드 하우스가 반도체의 집적도는 18개월에 2배 씩 증가하고, 가격은 반으로 떨어진다고 수정을 했습니다. 보통 무어의 법칙이라고 하면 데이비드 하우스가 주창한 수정 이론을 이야기 합니다.     

      

‘무어의 법칙’은 이후 반도체 제조사, 특히 인텔의 목표처럼 여겨지게 되었습니다. 2015년 관리 지향의 ceo 크르니자크가 취임하기 전까지 무어의 법칙은 인텔의 혁신을 상징하는 기준과도 같았습니다. 하지만 평균 12~18 개월을 주기로 반도체의 집적도가 두 배로 증가한다는 무어의 법칙을 실현하는 데에 한계를 맞이하고 말았습니다.



크게 세 가지의 한계로 나타나기 시작했는데요. 첫 번째, 2015년 7월 IBM은 테스트공정을 통해 7나노미터 반도체를 개발하는 데에 성공합니다. 하지만 현 기술 상황에서 최대한으로 회로 선폭을 미세화 할 수 있는 한계에 다다랐으니 더 이상 공정미세화를 통해 집적도를 끌어올리는 것이 무의미하다고 본 것입니다.

     

그래서 명목상으로 7나노 이하의 공정들은 실제 게이트 길이가 아닌 7나노 이하 공정에서 요구되는 성능적 특성을 충족하면 인정해주는 방향으로 흐르게 됩니다. 이러한 시류를 파운드리 업계에서 매우 효과적으로 활용하면서 미세공정 헤게모니를 인텔로부터 빼앗아 오는 데에 성공하기도 했습니다. 하지만 이러한 미세공정의 한계는 EUV 노광장비의 등장으로 깨지게 됩니다.


7나노가 한계라고 보았던 IBM의 분석이 무색하게 미세 공정과 집적도 향상은 한계를 돌파하여 계속적인 개선의 길을 갈 수 있었습니다. 이러한 미세공정의 획기적인 개선의 한 가운데에 ASML의 EUV 노광장비가 있었습니다. 최대 193나노미터 파장을 가지는 ARF(불화아르곤) 광원과 248나노미터 파장을 가지는 KRF(불화 크립톤)광원으로는 구현해 낼 수 없는 7나노 이하 공정이었지만 13.8나노미터 파장을 가지는 EUV 광원이 활용되는 노광장비가 ASML에 의해 개발됨에 따라 반도체의 미세공정은 획기적인 개선을 이루었습니다.      



이젠 7나노를 지나, 5나노, 4나노 공정을 완성시키고 얼마 전 2022년 하반기부터 삼성전자 파운드리를 시작으로 3나노 공정에 돌입한 상황입니다. 그런데 이렇게 기술을 통해 첫 번째 한계를 돌파해 낸 반도체 업계는 전혀 다른 두 번째 한계에 봉착하게 됩니다. 그것은 바로 비용문제입니다. 레거시 공정에서야 반도체 집적도를 높이면 칩의 크기가 전체적으로 줄어들고 생산성이 향상되면서 규모의 경제 효과가 작동하여 칩당 단가를 떨어뜨릴 수 있었습니다. 하지만 이러한 생산성 향상과 제작비용 하락 효과는 어느 수준에 도달하게 되면 고정비용이 기하급수적으로 증가하며 규모의 비경제로 역전되는 순간이 존재합니다. 즉 아무리 생산성을 높여도 생산 단가가 높아지는 아이러니가 발생하게 되는 것입니다.      


결국 반도체 회사들이 미세공정에 목을 매었던 이유는 칩의 크기를 줄임을 통해 성능을 높이면서도 생산성을 향상시켜 제작 비용을 절감할 수 있기 때문이었습니다. 그런데 선폭 미세화를 통해서 얻을 수 있는 가장 획기적인 효과인 비용 절감의 효과를 누리지 못하게 됨에 따라 반도체 회사들은 공정 미세화에 회의를 품게 됩니다. 과연 비용을 크게 늘려가면서까지 회로선폭 미세화에 목을 매어야 하는가를 묻게 된 것이죠.      


가장 먼저 행동에 나선 것은 인텔이었습니다. IBM에서 7나노를 마지막으로 회로 선폭을 아무리 미세화 해도 비용 절감의 효과는 미미하거나 없을 것이라는 결론을 내자 인텔은 경영 효율화를 중요하게 생각하는 크르니자크의 진두지휘 하에 인텔 재무구조 개선을 빌미로 공정 기술자들을 대거 해고하며 미세공정 역량을 스스로 뒷걸음질 치게 만들었습니다. 인텔이 미세공정 경쟁에서 낙오되면서 미세공정의 주도권은 자연히 TSMC와 삼성을 필두로 하는 파운드리 진영으로 넘어오게 됩니다.



TSMC가 2018년 ARF(불화 아르곤)광원을 활용한 공정으로 7나노 생산을 성공하며 10나노 이하 미세공정 시대의 서막을 열었습니다. 이후 삼성전자가 EUV 광원을 활용한 7나노 공정에 세계 최초로 성공하면서 맞불을 놓았죠. 이후 TSMC와 삼성전자는 앞서거니 뒤서거니 하면서 미세 공정 발전의 중심에 서 있었습니다.  하지만 이렇게 미세공정이 고도화될수록 비용 문제가 주요 이슈로 대두되었습니다. 다음은 웨이퍼 1장당 TSMC의 제작 단가 변화를 그린 표입니다.              

                                                                  

노드별 웨이퍼 1장 당 제작 단가는 지속적으로 상승해 왔습니다 다만 주의깊게 살펴보아야 할 것은 공정 단가 상승의 폭입니다. 90나노부터 비교적 레거시 공정으로 판단되는 16나노 대까지는 그리 크지 않은 상승폭이었지만 16나노에서 10나노로 옮겨갈 때 약 2000달러가 상승하고, 이후 10나노에서 7나노로 옮겨갈 때는 3354달러가 상승합니다. 7나노에서 5나노로 갈 때는 5000달러 이상의 상승폭을 보여 매우 가파른 속도로 제작 단가가 올라가고 있음을 알 수 있습니다.      


제조사 입장에서도, 팹리스 입장에서도 이젠 비용 걱정을 하지 않을 수 없는 시대가 되었습니다. 현재 TSMC의 3나노 공정이 지지부진한 이유는 무엇일까요? 가장 크게 지목되는 이유는 바로 칩 제작 단가의 엄청난 상승으로 인해 팹리스들이 3나노에 진입하는 것을 꺼리고 있기 때문입니다. 이젠 초미세공정만으로는 비용 절감 효과를 기대할 수 없게 되었습니다.      


마지막으로 선폭 미세화에 대한 회의론이 제기된 이유는 선폭을 미세화한다고 하여 획기적으로 성능이 향상되는 것은 아니기 때문입니다. 선폭 미세화에 따른 가파른 성능 향상은 레거시 공정에서는 매우 뜻깊게 다가오는 선폭 미세화의 동기중 하나였습니다. 레거시 공정에서는 어느 정도 제작 단가 하락과 성능 향상이라는 두 마리 토끼를 잡는 것이 가능했습니다. 하지만 10나노 이하 초미세 영역으로 들어서면 성능 향상 폭은 미미하고, 반면 제작 단가는 상승합니다. 즉 무어의 법칙을 통해 얻을 수 있는 이득을 반납하는 비효율이 발생하게 됩니다.



비용이 상승되더라도 확실한 성능의 향상이 이루어진다면 팹리스들은 기꺼이 비싼 금액을 지불하고서라도 최선단 공정의 반도체를 만들어낼 겁니다. 하지만 10~20% 대의 성능 향상을 꾀하고자 천문학적인 금액을 쏟아붓는다는 것이 기업의 입장에서 보았을 때 여간 고민스러운 문제가 아닐 것입니다. 이러한 비용 문제는 점차 팹리스 기업들이 최선단 공정을 적용하는 것을 꺼리게 만드는 주요 동인이 되었습니다.  



   

이러한 세 가지 이유로 인해 반도체 제조사들은 선폭 미세화 이외에 반도체의 성능은 끌어올리면서도 제작 단가는 낮출 수 있는 새로운 방법을 고안하기에 이르렀고, 그 결실을 패키징으로부터 찾기 시작했습니다.     

 

바로 어드밴스드 패키징의 서막이 열리는 순간입니다.


이번 시간에는 어드밴스드 패키징의 탄생 배경에 대해 무어의 법칙에 의거하여 살펴보는 시간을 가졌습니다. 기회가 되면 어드밴스드 패키징은 무엇이며 어떤 방향으로 발전하고 있는지에 대해서 다루어 보겠습니다.



이 포스팅은 쿠팡 파트너스 활동의 일환으로, 이에 따른 일정액의 수수료를 제공받습니다.

매거진의 이전글 2인자 SK하이닉스가 1인자 삼성전자를 상대하는 방법

작품 선택

키워드 선택 0 / 3 0

댓글여부

afliean
브런치는 최신 브라우저에 최적화 되어있습니다. IE chrome safari