brunch

매거진 반도체 OSAT 일람

라이킷 7 댓글

You can make anything
by writing

C.S.Lewis

계정을 잊어버리셨나요?

by Edward Choi Mar 09. 2022

Ardentec- 欣銓科技股份有限公司

반도체 Pure Testing Global No. 2

Ardentec(欣銓科技股份有限公司)

TWSE Code : 3264

설립일 : 1999년 10월 11일

종업원 : 2,639명(2020년 말 기준)

홈페이지 : https://www.ardentec.com/

Ardentec

www.ardentec.com

일반적으로 반도체는 수백 가지의 공정을 거쳐 완성되는데 최근 반도체 미세화로 인해 5 나노 이하 공정에서는 하나의 반도체가 완성되기까지 3,000개에 달하는 복잡한 공정을 거쳐야 한다. 공정이 늘어난 만큼 반도체를 생산하는데 드는 비용과 시간이 기하급수적으로 증가하기 때문에 Wafer 한 장에서 얻을 수 있는 양품의 수가 중요할 수밖에 없다.

반도체 제작 공정은 하나하나가 반도체 수율에 직접적으로 영향을 주기 때문에 반도체 Wafer를 가공하는 전공정에서는 패턴 형성을 마친 뒤, Wafer 위에 형성된 상태를 확인하는 작업을 필수적으로 진행하다. 미세 패턴을 수차례에 거쳐 반복적으로 형성해야 하기 때문에 Wafer의 검사를 통해 원하는 수준의 패턴이 형성되었는지 확인한 다음에야 다음 공정으로 넘어갈 수 있다. 반도체는 전공정뿐만 아니라 반도체가 패키징 되기 전후에도 테스트를 통해 양품과 불량품을 판별한다. 이렇게 반도체 업계에서 테스트에 대해 중요시 생각하는 이유는 Wafer 상태 혹은 패키징이 완료된 디바이스 상태에서의 불량품 처리 비용이 모듈, SET(완제품) 단계에서는 수천 배로 불어나기 때문이다. 만약 특정 기기에 들어가는 통신용 디바이스에 문제가 있어 제품이 제 기능을 못할 경우, 해당 반도체에 대한 교체 및 손실 보상으로 끝나는 것이 아니라 경우에 따라서는 제품 회수, 교환 비용까지 감당해야 할 수도 있다. 그렇기 때문에 반도체의 테스트를 통한 불량품 판별에 반도체 업계는 공을 들이고 있다.

앞에서 언급한 반도체 Wafer를 가공하는 전공정에서의 Wafer 검사와 별도로 전공정과 후공정(패키징 & 테스트) 사이에는 EDS(Electronic Device Sort) 공정이 자리하고 있다. Wafer 위에 패턴 가공이 완료되면 EDS공정에서 Probe Card를 접촉시켜 Wafer의 상태를 점검한다. Wafer의 미세 회로와 단자의 수에 따라 많게는 수만 개의 핀들이 촘촘히 배열된 Probe Card가 Wafer 위에 있는 단자와 정밀하게 접촉하여 Die의 작동 여부를 판별하고 수리가 가능할 경우 Laser repair 공정을 거쳐 수율을 끌어올린다. 고온에서 진행되는 만큼 핀의 내구성과 함께 핀의 정밀한 배열이 필수적이며, 복잡해지는 반도체 설계를 대응하기 위한 테스트 설비의 성능 또한 중요하다.

Wafer Application 별 Probe Card

메모리 반도체 업체들의 경우 대부분 자체적으로 Wafer Probe 테스트 공정을 운영하지만 Foundry는 생산을 위탁하는 Fabless 혹은 IDM의 운영 방침에 따라 OSAT에서 진행되는 경우가 많다. 반도체 위탁 생산에 있어 OSAT의 최대 이익은 Turn-Key 수주를 통한 패키징에서 테스트까지 일괄 생산하는 것이다. 하지만 위탁 의뢰업체에게 있어서는 때로는 패키징과 테스트를 분리하는 것이 비용 절감, 제품 보안 측면에서 유리하다. 그렇기 때문에 OSAT산업계 내에는 테스트만을 전문적으로 하는 KYEC(台), Ardentec(台), YTEC(台), 테스나(韓), 아이팩트(韓)와 같은 업체들이 존재한다.

고가의 Probe 테스트 설비와 Probe Card의 지속적인 유지보수와 함께 신규 제품에 따른 업그레이드 제품을 구매해야 하기 때문에 OSAT업체에서 Wafer Probe만을 전문으로 담당하기가 쉽지 않다. 그럼에도 대만 OSAT시장에서 Wafer 테스트 분야에서 두각을 나타내는 업체가 있는데 바로 Ardentec이다. 대만 2위 반도체 Testing House인 Ardentec의 성장 과정과 현재 그리고 미래 계획에 대해 살펴보자.

Ardentec은 1999년 10월에 설립된 반도체 Testing House로서 대만 신주(新竹-Hsinchu) 시에 본사를 두고 있다. 2020년 기준 Wafer Probe 테스트의 비중이 전체 매출액의 71.8%에 달하는 Wafer 테스트 전문 업체로서 대만 KYEC에 이은 글로벌 2위 Pure Testing House이자 대만에서 3위권의 반도체 Testing 능력을 보유하고 있다.(1위 - ASE Holdings, 2위 - KYEC) 연간 2백7십만 장에 달하는 Wafer 테스트 중, 해외 거래선의 비중은 80%에 달한다. 회사의 최대 주주는 대만의 특수 메모리 반도체 Macronix International(이하 "MXIC")로서 7.33%의 주식을 보유하고 있다.

Ardentec의 설립자이자 회장 그리고 MXIC의 총책임자인 Lu Chih-Yuan (盧志遠) 박사(이하 Lu 회장)는 1950년생으로 국립 대만대학교 물리학 학사, 콜롬비아대 물리학 석, 박사를 취득한 대만 메모리 반도체 업계의 핵심 인물 중 한 명이다. 그의 아버지인 Lu Shandong(盧善棟)은 중국 본토에서 광업 및 금속공학의 리더로 활동했던 인물로 1954년 국공 내전을 피해 대만으로 이주했다. Lu회장의 동생인 Lu Chaoqun(Nicky Lu-盧超群)은 국립대만대학교 전자공학과를 졸업하고 스탠퍼드 대학교에서 석박사를 취득한 재원으로 대만 메모리 반도체 설계회사(팹리스) Etron Techonlogy의 설립자이자 회장이다. Lu회장은 500편 이상의 학술 논문을 발표했으며 160개 이상의 국제 특허를 보유하고 있고 Lu회장의 동생 Nicky Lu 역시 60편 이상의 학술 논문 발표와 60개에 달하는 국제 특허를 보유하고 있다. 두 형제 모두 대만 반도체 산업 발전에 혁혁한 공을 세워 대만 정부로부터 수차례 표창을 받았다.

Lu회장은 1977년 박사 학위를 취득한 후, 대만 국립교통대학교에서 후학을 양성했으며 대만 행정원의 과학 기술 자문 그룹의 고문이었다. 1984년 미국 AT&T 벨연구소로 자리를 옮겨 다년간 우수한 연구 실적을 올렸다. 1989년 Lu회장은 대만으로 귀국 후, 산업 기술연구소의 부국장으로 취임하여 당시로서는 대만 최대 반도체 사업인 Sub-Micron 프로젝트에 참여했다. 1994년 TSMC의 자회사로 VIS(Vanguard International Semiconductor Corporation-世界先进积体电路股份有限公司)가 설립되면서 시작된 Sub-Micron 프로젝트의 목적은 DRAM에 대한 원천 기술과 양산 기술 확보를 통해 대만 기업이 메모리 반도체 시장에 진입하는 것으로서 Lu회장은 이를 성공적으로 이끌어 8인치 메모리 반도체용 Wafer 생산능력을 갖출 수 있게 되었다. Lu회장은 VIS의 공동설립자이자 부총책임자로 프로젝트에 참여했으며 1998년 총책임자로 승진했다.

1999년 Lu회장은 Ardentec을 설립했으며 같은 해 現Ardentec의 최대 주주인 MXIC에 수석 컨설턴트 및 기술 이사로 합류했다. Lu회장은 MXIC의 비휘발성 메모리의 R&D 기술과 제조 역량 개선에 대한 실적으로 2003년에는 수석 부사장, 2007년에는 총책임자로 승진했으며 현재 Ardentec과 MXIC를 이끌고 있다.

Pure testing 회사인 Ardentec은 1999년 설립되어 2001년 닷컴 버블 이후, 본격적인 성장 가도를 달리기 시작했다. 설립 초기부터 Wafer Probe 테스트에 중점을 두었기에 Ardentec의 사업구조는 대만 동종업계의 선두주자인 KYEC보다는 우리나라의 테스나와 닮은 점이 많다. OSAT업계에서의 Wafer 테스트(Wafer Probe test)는 반도체가 패키징 공정으로 넘어가기 전에 프로브 설비를 사용하여 Wafer의 기능 테스트 수행, 결함 제품을 걸러내어 패키징 및 완제품 테스트의 생산 비용과 품질 비용을 줄이는 역할을 한다. 고가의 반도체 혹은 결함이 치명적인 품질 이슈로 발생할 수 있는 반도체는 필수적으로 Wafer 테스트를 진행해야 한다.

Ardentec의 고객사는 미국, 유럽, 싱가포르, 일본, 중국 등에 고루 분포해 있기 때문에 단일 업체에 대한 의존도를 낮춰 경기 변동과 특정 고객사의 영업 환경 변화에 대한 Risk가 낮다. 고객사가 분산되어 있다 보니 테스트하는 Wafer의 Application 또한 다양한데 2020년 기준으로 통신/연결 28%, ATV/보안 16%, MCU 15%, RF IC 15%, 저장 장치 9.6%, 메모리 6%, PC/소비자 5%, 기타 5%의 안정적인 포트폴리오를 갖추고 있다. Ardentec의 주요 고객으로는 자동차용 반도체 업체(TI, NXP, Renesas, Infineon, STMicro), Foundry(UMC, Global Fondries), 메모리 반도체 업체( Macronix, Winbond, Western Digital), 통신칩 업체(MediaTek, Marvell, Broadcom)등이 있다.

Ardentec 사업 영역

Ardentec 특화 서비스

Ardentec은 설립 후, 5년 만에 대만 증시에 입성했으며 이때 확보된 투자자금을 활용하여 초기 생산 능력을 확대할 수 있었다. Ardentec은 대만 내 생산 능력 제고와 함께 해외 생산 거점 확보에도 적극 나섰는데 2006년에는 싱가포르에 생산 공장을 설립하여 UMC Singapore Plant, Texas Instruments, Global Fondries , STMicroelectronics에서 생산되는 Wafer의 테스트를 수행했다. 2010년에는 Ardentec Korea를 설립하여 국내에서 생산되는 Wafer의 테스트 물량을 수주하고자 했다. 하지만 기대와 달리 Wafer 테스트 물량 수주 경쟁에서 국내 테스트 업체에게 밀리다 보니 현재 TI 물량 일부만을 테스트하고 있다.(2020년 기준 매출액 28억 원)

Ardentec은 IC 테스트(Final Test) 분야의 경쟁력 강화를 위해 2016년 대만 Giga Solution의 지분을 매입하기 시작했다. 2017년 Ardentec은 이사회의 동의를 얻어 Giga Solution을 완전 자회사로 편입시켰다. 이를 통해 Ardentec은 IC 테스트에 대한 포트폴리오와 확충과 함께 규모의 경제를 달성하는 발판으로 삼았다. Ardentec은 2017년 중국 난징(南京)에 Testing용 공장을 준공하고 중국 반도체 메카로 떠오른 허베이성과 저장성의 Wafer 테스트 선점에 나섰다. 중국 남경에는 TSMC의 12인치 파운드리 Fab. 이 위치하고 있어 난징 공장 투자는 TSMC와의 협업 또한 고려된 포석이었다.

Ardentec은 2021년 대만 T-Site의 2차 증설을 완료하고 2022년 싱가포르 공장의 확장을 계획하고 있다. 이를 통해 싱가포르에서의 Wafer Testing 입지를 굳혀 KYEC를 추격하겠다는 의지를 확고히 했다. 또한 신주 롱탄 사이언스 파크에 신규 Wafer Testing 공장을 건설하여 TSMC의 Back-End 사업을 지근거리에서 보조하면서 자동차, 보안, AI용 반도체를 테스트할 계획을 가지고 있다. 이와 함께 향후 화합물 반도체, 이미지 센서 분야에도 적극적으로 진출할 계획을 가지고 있다.

Ardentec은 반도체를 생산하는 업체가 아니기 때문에 일반적인 OSAT와 달리 원부자재 매입이 필요 없지만 테스트에 필요한 설비와 테스트에 사용되는 Probe Card, Burn-in-Board 등 소모성 자재가 지속적으로 필요하다. 서두에 기술한 바와 같이 Ardentec의 매출 비중은 Wafer 테스트 71.8%, IC 테스트가 28.2%로서 Wafer 테스트에 사업의 무게를 두고 있다. 이처럼 Wafer 테스트에 치중한 듯 보이는 Ardentec의 사업 구조가 도리어 Ardentec의 수익에는 도움이 되는 형국이다. 글로벌 1위 Pure Tesing 업체인 KYEC의 경우, 전체 매출액에서 Wafer 테스트가 차지하는 비중이 낮아지고 있지만 생산 물량은 반대로 증가 추세이다. KYEC와 Ardentec이 수주하는 Wafer 1장에 대한 평균 가격이 2015년을 기점으로 역전하면서 두 회사 간의 Wafer 테스트를 통한 수익에도 격차가 발생하고 있다.

KYEC의 경우 주요 사업은 패키징이 완료된 제품에 대한 Final test이다. 그렇기 때문에 KYEC는 Wafer 테스트와 IC 테스트를 Turn-key 수주해야만 한다. 이를 위해서는 Wafer 테스트에 대한 일정 부분의 수익을 포기해야 한 고객사의 관심을 끌어 IC 테스트까지 연계된 수주를 받을 수 있다. 하지만 Ardentec은 IC 테스트에 대한 비중이 낮기 때문에 Wafer 테스트의 수익을 IC 테스트와 연계하기 위해 훼손할 필요 없이 온전히 가져갈 수 있다. 반도체 산업이 고도화되면서 반도체 설계에 대한 기밀 유지에 관심이 높아지고 있다. 이를 위해 팹리스에서는 관리의 번거로움을 무릎서고라도 가급적이면 Wafer 테스트(A기업) → 패키징(B기업) → IC 테스트(C기업)로 분할하고자 한다. 아이러니하게도 경우에 따라서는 이렇게 분할하는 경우, 동종 업계 간 수주 경쟁으로 인해 제품 생산 가격이 더 저렴할 수도 있다. 시간이 지나면서 현재 Ardentec의 사업 구조가 어떤 상황을 맞이할지는 아무도 알 수 없다. 그렇기 때문에 Ardentec 역시 90%에 달하던 Wafer 테스트 비중을 낮춰가며 시장 변화에 대해 리스크를 분산하고 있다.

흔히들 반도체 Test는 황금알을 낳는 거위로 생각한다. 하지만 황금알을 낳게 하기 위한 초기 투자와 지속적인 사업을 위한 투자가 병행되어야 하며 사업을 위해 가장 중요한 고객사 확보가 뒷받침되어야 한다. 또한 회사의 설비 운영 능력에 따라 이익 창출 시기와 규모가 좌지우지되기 때문에 축적된 경험이 반드시 필요하다. 만약 위의 조건이 모두 갖춰졌다면 Ardentec과 같이 20%가 넘는 영업이익률을 유지할 수 있다. 2022년 대규모 자본 투자를 통해 신규 공장이 확충되면 그리 멀지 않은 시간에 Wafer 테스트에 대해서는 KYEC의 턱밑까지 쫓을 것으로 예상된다. Ardentec의 다음 행보를 기대하며 글을 마치고자 한다.

※ 현재 제공 중인 제품/서비스:

(1) 메모리 IC의 웨이퍼 테스트.

(2) 디지털 신호 IC 및 혼합 신호 IC의 웨이퍼 및 최종 테스트.

(3) 웨이퍼 번인 테스트.

(4) 레이저 수리 및 트리밍 서비스.

(5) SoC 및 Embedded IC에 대한 테스트 기술 개발.

(6) 고성능 아날로그 IC의 웨이퍼 테스트.

(7) 무선 주파수(RF) IC의 웨이퍼 및 최종 테스트.

(8) CMOS 이미지 센서(CIS) 웨이퍼 및 제품 테스트.

(9) IC 테스트 기술 개발 및 제품 분석.

(10) 범핑 기술 개발.

※ 개발 예정인 신제품(서비스)