반도체 기업에, 투자를 하고 있으신 분이라면, 생각해 봐야 할 부분이 있습니다. GAA, 3나노(N3) 공정이, 파운드리에 미칠 영향과 현재 반도체 산업이 처한 문제그리고 앞으로의 방향성입니다. 이 부분에 대해 부족한 나의 생각을 얘기하도록 하겠습니다. 물론, 나는 반도체 전문가도 전공자도 아니기에 참고만 하길 바랍니다.
삼성 파운드리의, 1세대 GAA, 3나노(N3) 공정은 기존 핀펫(FinFET), 5나노(N5 ) 공정 대비, 혁신적인 공정 효율성을 발휘하는 것으로 알려졌습니다. 공정의 핵심 기준이 되는 PPA(Power, Performance, Area)로 봤을 때, 전력은 45% 절감, 성능은 23% 향상, 면적은 16% 축소로, 과히 압도적이라 할 수 있습니다. 첫 고객으론, 중국의 비트 코인 채굴 팹리스 기업(ASIC), "팬세미"로 알려졌습니다. "팬세미" 입장에선, 코인 채굴에는 연산 속도가 빠르고, 전력 효율이 좋은 칩이 필요하고, 세계 최초 3나노(3N)라는 상징성이 영향을 미쳤을 것입니다. 또한, 삼성의 입장에선 ASIC는 단가가 높아, 저조한 수율에도 수익을 낼 수 있다는 점과 안정적인 시생산이 가능할 것이라고 판단했을 듯싶습니다. 이렇게, GAA N3 최초 물량을 "팬세미"에 공급하기로 결정한 것은 두 기업 간의 이해관계가 이루어낸 결과물이라 생각된다. 그러나, 삼성 파운드리는 아직 수율에 대한 과제가 남아 있는 상황입니다. 현재, TSMC의 3나노(3N)에 줄 서있는 "거대 팹리스"(애플, 인텔, 엔비디아, AMD, 퀄컴) 기업들의 발길을 돌리려면 안정된 수율의 마지노선인 60% 이상의 수율을 보여야 할 것입니다. 삼성이 수율을 올리기 위해많은 공정 경험이 우선적이겠지만, 관련 소재, 장비, 부품 등의 도움도 절실해 보입니다. 공정 경험은 팹리스들이 오더를 줘야 하는 일이고 영업 적인 요소가 다분하지만, ASML의 HIGH-NA, EUV 노광기를 비롯하여 그동안 사용하지 못했던 E UV 펠리클을 포함한, EUV 블랭 마스크 및 PR 등과 같은 소부장들의 도움이 필연적인 상황이라 생각됩니다.
나의 글 중 N3, "배수의 진"에서 TSMC의 N4공정 수율에 대해 생각보다 낮을 수 있다는 견해를 이야기한 적이 있습니다. 당시 언급을 안 한 개인적인 생각 하나가 TSMC가 자체 개발하여 쓰고 있는EUV용 펠리클입니다. 펠리클은 반도체 포토 마스크를 보호해 주는 얇은 막으로 투과율(열 흡수율)과 내구성이 펠리클 성능의 핵심 요소입니다. 약 1년 반 전, 내가 알아본 바로는 TSMC의 자체 펠리클 투과율이 80% 중반 정도로 파악 됐는데, 이는 삼성전자와 ASML의 기준인90%에. 한참 미치지 못하는 수치입니다. 투과율이 낮다는 것은 그만큼 EUV 광원의 손실, 흡수 등의 요인이 있을 수 있다는 것인데, 이것은 온도 상승과 내구성에도 문제를 일을 뿐만 아니라, 결국, 한 번에 선명한 회로를 그리기 어려울 것입니다. 그렇다면, 여러 번 그려야 할 텐데(멀티 패터닝) 한 번에 그리는 것보다는수율적인 부분이나 비용, 시간적인 부분에서 문제를 일으킬 수 밖에는 없습니다. 물론, TSMC의 EUV 펠리클이 그동안 얼마나 발전해 있는지는 알 수 없습니다. 하지만, 그 당시우리나라 EUV용 펠리클을 연구했던 기업인에스엔에스텍, 에프에스티는 88~89% 투과율을 보였습니다. 애스앤에스텍은 단 결정 실리콘 재질의 EUV 펠리클을, 에프에스티는실리콘 카바이드와 메탈 계열 소재의 EUV 펠리클을 개발 중에 있었습니다. 우리는 투자자로서 이점을 주목해야 할 것이라 생각합니다.
현재 시점에서 파운드리의 가장 큰 문제는 장비 수급입니다. DUV 장비들은 중국 업체들이 웃돈을 주고 쓸어가고 있으며 EUV 노광기를 유일하게 생산하는 ASML은 제조에 들어가는 부품 수급에 난항을 겪으면서 당시 계획보다 적은 수의 노광기가 제작될 것으로 보이기 때문입니다. 삼성은 그동안 TSMC와 독점했던 EUV 노광기를 이제는 인텔과 함께 나눠야 하는 상황입니다. 그러기에 EUV용 관련 소부장 기업들과의 협력이 더욱 절실해졌다고 생각됩니다. 이에 위기를 느낀 이재용 부사장은 22년 6월 16일, ASML 네덜란드 본사에 방문하여 피터 베닝크 CEO와 마틴 반 덴 브링크 CTO를 만나, 신제품 HIGH-NA를 포함한 올해 생산 예정인 EUV 노광기 도입 계약을 마무리한 것으로 알려졌습니다. 일반적인 EUV 노광기는 7nm 이하의 공정에서 사용되며 HIGH-NA는 3nm 이하의 더 미세한 공정도(삼성은 N3, TSMC는 N2에 사용한단다) 가능한 것으로 알려졌습니다. TSMC 또한, 6월 중순에 개최된 "테크놀로지 심포지엄"에서 2024년 세계 최초로, HIGH-NA E U V 노광기를 도입한다고, 공식 발표하였습니다. 인텔 또한, 2025년 1.8 나노에(가능할지는 의문?) 사용할HIGH-NA 5대를 계약했다고 올해 초 공식 발표하였기에 이번 이부회장의 ASML과의 계약 건은 매우 중요한 의미를 가졌다고 생각됩니다. 이르면 22년 후반기 늦어도, HIGH-NA 도입 시기에는 삼성은 그동안 투자하고 있던 에스앤에스텍(블랭마스크, EUV 실리콘 재질의 펠리클), 에프에스티(EUV 실리콘 카바이드 펠리클 등 관련 장비), 동진쎄미켐(EUV PR)등의, EUV 관련 소부장들을 적극적으로 활용할 것으로 보입니다. 어쩌면, 이번 GAA, N3, 1세대에 EUV 펠리클을 조기 사용할지도 모릅니다. 펠리클의 사용은 수익성과 직결되기에 낮은 수율의 공정의 수익 부분을 어느 정도 보완해 줄 수 있을 것으로 생각됩니다. 물론, 기술적인 부분이 어디까지 왔는지 정확히 알 수 없습니다. 하지만 에스앤에스텍은 투과율이 최대 90%인 1세대 EUV 펠리클을 개발완료 한 것으로 알려졌습니다. 내가 아는 삼성은 TSMC처럼 무리하게(?) 펠리클을 도입할 것 같진 않습니다. 현재, 삼성의 스탠스는 수익성보다는 점유율 증가에 더 큰 비중을 두고 있는 것처럼 보이기 때문입니다. 삼성의 계획은 23년, ASML 얼라이언스의 펠리클 MK4.0을 도입할 것으로 알려졌습니다. 아직, 국내 기업들의 기술력이 다소 부족해 보이지만, 국내 기업과 투트랙 전략도 예상해 볼 수 있습니다. 또한, 조기투입의 가능성도 열려 있다고 생각됩니다.
다음으로, 인텔에 대해 이야기해 보자면 아직까지 7nm 이하 공정에 진입했다는 소식이 들리지 않습니다. 그들이 발표한 로드맵처럼 2nm에 진입을 할 수 있을지에 대해선 개인적으론 가능성이 적어 보입니다. 하지만, 패권국인 미국이 든든하게 받쳐주고 있으니, 진행 사항을 지켜봐야 할 듯싶습니다.
또한, TSMC는 삼성의 GAA, 3nm 양산 소식에 자극을 받았는지, 7월 중 핀펫으로 3nm양산을 시작한다고 합니다. 하지만, 4nm에서제조되기로 했던 애플의 M2, A16 칩을 5nm공정(N5P)에서 생산하고 있는 것을 보면, 4nm 이상의 공정에서 난항을 겪고 있다는 생각을지울 수 없습니다. 나의 추측으론, 4nm의 수율이 제대로 안정되지 않은 상황일 것이고. 선단 공정(3nm)의 1등의 자리를 뺏긴 상황에서무리하게3nm을 진행하는 것은득보다는 실이 많을 것 같습니다. 물론, 파운드리 점유율 1위의 자존심에 상처를 입은 것은 부정할 수 없는 사실이지만 3nm의 과도한 진입은투자 비용의 증가와 낮은 수율로 인하여 오히려 악영향을 미칠 것으로 생각됩니다. 더욱이 과감한 캐파(시설 확충)를 계획하고 있어, 많은 자본 투입이 예상되기에 시기적으로도 수익이 매우 중요한 시점이기 때문입니다. 더욱이, 파운드리 외 다른 사업이 없는 TSMC이기에 파운드리에서의 이익 악화는 기업의 흥망에 영향을 끼칠 정도로 막대할 것이라 생각됩니다.
저는 그저 세계 최고의 파운드리 기업들의 대국을 구경할 뿐입니다. 저 또한, 저의 수가 맞았는지는 대국이 끝나야 알 수 있을 듯합니다. 저는 개인적으로 에프에스티에 투자 중입니다. 공개적으론, 에스엔에스텍이 앞서는 듯 보이지만 EUV 전체적인 기술(자체 광원, 멤브레인, 프레임 등, 관련 장비)은 에프에스티가 더 뛰어나다고, 판단되기 때문입니다. 로드맵 상 23년EUV 펠리클 양산, 25년 HIGH-NA 팰리클 양산 계획이니, 꾸준하게 관찰하고 있습니다.
저와 다른 견해가 있으신 분이라면, 언제든지 의견을 제시해 주시길 바랍니다. 성장하고 발전하고 싶기 때문입니다. 늘 성장하는 투자가가 되겠습니다.
