삼성전자와 TSMC의 초미세 파운드리 공정 기술 전쟁

파운드리 산업의 격화되는 경쟁 구도 

0. 들어가며

지난 2020년 7월, 일본 경제 매체인 ‘니케이 아시안 리뷰 (Nikkei Asian Review)’는 대만의 반도체 업체인 TSMC의 창업주이자 전 회장인 모리스 창 (Morris Chang)과의 인터뷰 기사를 게재하였다. 1931년생인 창업주 모리스 창 전 회장은 미국 MIT에서 학사, 석사 학위 취득 후, 스탠퍼드 대학에서 전기공학 박사학위를 취득한 사람으로, TSMC를 창업하기 전, 미국의 반도체 업체인 텍사스 인스트루먼츠 (Texas Instruments, TI)에서 1958년부터 1983년까지 반도체 기술 개발 부서에서 25년간 근무하며, TI 부사장까지 지낸 인물이다. 1987년 대만으로 귀국한, 당시 56세의 창 전 회장은 TMSC를 설립한 후, 2018년까지 회장으로 장기간 재직하며 TSMC를 세계 최대, 최고의 파운드리 업체로 키워내며 대만 반도체 업계의 신화적인 인물이 되었다. 그런 그가 TSMC의 기술력에 자신감을 보이며 ‘삼성전자가 TSMC의 파운드리 아성을 넘기는 어려울 것’이라는 발언을 했다. 실제로 대만에 본사를 두고 있는 전 세계 반도체 파운드리 업계 1위 업체인 TSMC는 지난 2018년 대만 남부 타이난시 사이언스파크에 약 400억 달러 규모의 신규 반도체 생산라인 건설에 착수, 2020년 현재, 애플의 신형 아이폰에 장착될 AP칩을 위한 5 나노급 반도체 칩을 독점적으로 양산하고 있다. TSMC는 타이난 공장의 양산을 통해, 2022년까지 3 나노급 차세대 아이폰용 AP칩을 양산하여 초미세 패터닝 공정에서의 기술 경쟁력을 유지하고 시장 점유율을 확대한다는 계획을 세우고 있다. TSMC는 업계 1위라는 명성에 걸맞게 R&D 투자의 비중도 높이면서 고객사에 대한 서비스 능력을 확대하고 있기 때문에, 창 회장의 말대로, 당분간 삼성전자가 TSMC의 아성을 뛰어넘는 것은 요원해 보인다.

2020년 2분기 기준, 전 세계 파운드리 시장 점유율은 TSMC가 51.5%, 한국의 삼성전자가 18.8%, 미국의 글로벌 파운드리 (Global Foundry)가 7.4%, 대만의 UMC가 7.3%를 차지하고 있다. TSMC와 삼성전자가 합산하여 70% 이상의 점유율을 차지하고 있기 때문에, 사실상 전 세계 파운드리 시장은 양사가 과점하고 있는 형태다. 특히 첨단 모바일 AP칩, 시스템 로직 반도체 등에 필요한 10 나노 이하급 초미세 패터닝 공정이 필요한 반도체 칩을 제조할 수 있는 회사는 TSMC와 삼성전자 양사 밖에 없다. 즉, 두 회사는 향후 초미세 패터닝 기술로 승부를 봐야 하는 차세대 반도체 칩 제조에서 앞으로 더욱 숙명의 라이벌이 될 수밖에 없는 구도다.

2020년 현재, 여전히 전 세계 파운드리 시장의 지형은 절반 이상의 점유율을 가지고 있는 TSMC가 주도하고 있다 (그림 1 참조). 애플 같은 독점적 생태계를 가지고 있는 스마트폰 업체와의 오랜 파트너십은 물론, 세계 최대의 스마트폰 시장인 중국발 화웨이 등의 파운드리 물량의 대부분을 TSMC가 소화하고 있다. 또한 초미세 패터닝 기술의 로드맵 상에서도 TSMC는 삼성전자에게 반발짝씩 앞서 있는 구도를 보이고 있다. 현재 5 나노급 반도체 칩 양산이 최신 공정 기술이지만, 그 이후의 3 나노급, 2 나노급에 대해서도 TSMC는 2-3년 안으로 양산에 돌입한다는 계획을 세우고 있다. 이에 대응하여 삼성전자는 향후 10년간 (2020년대 내내) 매년 100억 달러 이상씩, 총 1,160억 달러 규모의 투자를 일으키고, 그중 800억 달러 이상을 차세대 반도체 공정 연구 개발에 투자하며, 110억 달러 이상을 설비에 투자한다는 계획을 세웠다. 동시에 총 1만 5천 명 이상의 반도체 설계 엔지니어와 제조 엔지니어 고용 계획을 세우고 있으며, 파트너십의 다변화에 대한 계획도 세우고 있다. 특히, 선행 공정 기술 관련, EUV 리소그래피 공정에 투자를 집중한다는 복안을 밝혔다. 결국 2020년대 이후의 차세대 초미세 공정 기반 반도체 제조업, 특히 파운드리 산업의 향방은 TSMC와 삼성전자 파운드리의 경쟁으로 구도가 짜일 것으로 보이며, 점차 고성능, 저전력, 고신뢰도, 다기능을 갖는 첨단 시스템 반도체 칩의 생산 역시 양사에게 의존하게 될 것이므로, 전 세계 시스템 반도체 시장 역시 양사의 파운드리 기술력으로 판도가 재편될 가능성이 높다. 

이 글에서는 지금까지의 전 세게 반도체 시장을 놓고 벌이는 TSMC와 삼성전자 사이의 초미세 파운드리 제조 공정 기술 경쟁, 향후 반도체 제조 공정 기술의 로드맵과 산업의 재편 구도, 그리고 차세대 파운드리 기술력의 승패를 가늠할 핵심 기술에 대한 논의를 할 것이다.

그림 1. 2019년 전 세계 파운드리 시장 점유율 순위 (자료: TrendForce)

그림 2. 삼성전자와 TSMC의 초미세 파운드리 공정 기술 로드맵 (출처: KIST 권석준 박사)

1. TSMC와 삼성전자의 파운드리 로드맵 경쟁

1.1. TSMC의 초미세 공정 로드맵

TSMC의 사훈은 ‘고객과 경쟁하지 않는다’이다. 즉, 철저하게 파운드리에만 집중하여 팹리스 고객사들이 믿고 맡길 수 있는, 이른바 ‘슈퍼을’로서의 포지션을 지향하며 1987년 창업 이래, 지금까지 글로벌 반도체 시장에서 꾸준히 사업을 영위해 오고 있다. TSMC는 2019년, 창사 이래 최대 규모인 41조 5천억 원의 매출 달성했다 (전년 대비 3.7% 증가). TSMC의 영업이익률은 34.8%으로서, 반도체 업계에서도 최상위급의 수익률을 자랑하고 있다. 2019년 4분기 기준, TSMC의 파운드리 시장 점유율은 52.7%로서, 2위 삼성전자 (17.8%)와 격차가 더 벌어지고 있는 양상이다. TSMC의 안정적인 수익률은 앞으로도 더 향상될 것으로 전망된다. 고부가 자치 제품인 한 자릿수 나노 공정 (7 나노공정 제품)의 판매 비중이 높아질 것이기 때문이다. 실제로 TSMC의 전체 파운드리 공정 중, 7 나노 공정 출하 비중은 201년 기준, 1분기 22%, 2분기 21%, 3분기 27%, 4분기 35%로 점차 증가 추세에 있다.

TSMC는 현재 양산 중인 극자외선 (extreme ultraviolet, EUV) 기반 7 나노 공정을 통해 애플, 화웨이, AMD 등 다양한 글로벌 반도체 회사의 제품을 위탁받아 생산하고 있다. 이로부터 창출되는 거대한 규모의 수익을 다시 차세대 공정인 5 나노 공정 양산, 3 나노 공정 개발, 2 나노 공정 기술 탐색 등에 연간 150억 달러를 상회하는 규모로 투자하고 있다. 특히, 3 나노 공정 제조 노드 개발을 위해 연간 4천 명이 넘는 설계 및 공정 엔지니어를 추가로 고용할 계획을 세우고 있다. TSMC의 파운드리 사업 부문 주요 로드맵과 이벤트는 다음과 같다. 2020년 1월, TSMC는 미국 CPU 업체 AMD Zen3 코어에 대해 EUV 기반 7 나노 공정 생산 방식으로 모든 주문을 획득했다. 이어서 2020년 1분기에는 6 나노 공정 제품의 시험 생산을 완료했으며, 2020년 2분기, 3분기에는 5 나노 공정 제품의 시험 생산도 완료했다. 2020년 5월에는 세계 최초로 7 나노 공정 기반 인공지능 추론 엔진을 탑재한 자동차 설계 지원 플랫폼 (ADEP)을 고객사에 제공한다는 계획을 발표했다. 이는 2019년 10월, 삼성전자가 8 나노 공정 기반 차량용 파운드리 플랫폼 공개한 것을 한 발 앞지른 발표였다. 2020년 6월, 네덜란드의 차량용 반도체 업체 NXP (필립스로부터 분사된 회사)는 차세대 고성능 자동차 플랫폼 용 시스템-온-칩 (SoC) 제조에 TSMC의 5 나노 공정 기술 적용하여 2021년 시험 생산을 시작한다고 발표했다. NXP의 차세대 차량용 반도체는 자율 주행, 첨단 네트워킹, 하이브리드 추진 제어, 차내 데이터 제어 등의 다방면에서의 성능 개선을 목표로 한다. 2020년 2월, TSMC는 ST 마이크로와 협력하여 질화갈륨 (GaN) 기반의 차세대 반도체 양산 기술을 강화한다는 계획을 밝혔다. GaN는 차세대 반도체 신소재 중 하나로서, 특히 고열 안정성과 빠른 신호처리 속도의 특성을 가지고 있기 때문에 전력 반도체, 차량용 MCU 등 다양한 산업용 반도체로 각광받고 있다. 다만 실리콘에 비해 제작 공정의 난도가 높으며, 양산 공정 비용이 높아 보급 확대에는 시간이 걸릴 전망이다. 2020년 TSMC는 파운드리 시장 지배력을 강화하기 위해, EUV 리소그래피 장비 독점 공급업체인 네덜란드의 ASML로부터 연간 20대 이상의 EUV 리소그래피 장비를 구매할 것이라는 계획을 발표했다. TSMC의 오랜 파트너 회사인 미국의 스마트폰 업체 애플은 자사의 아이폰 12에 들어가는 모바일 AP칩인 A14를 TSMC의 5 나노 공정으로 제조할 것이라는 계획을 발표했다. 참고로 애플의 아이폰 11에 들어갔던 모바일 AP인 AP13 칩은 TSMC의 7 나노 공정으로 제조했다. 애플의 모바일 AP인 A14를 타깃으로 한 TSMC의 5 나노 공정은 A13의 7 나노 공정에 비해, 전력소비를 30% 감축, 성능은 15% 향상할 것으로 예상된다. 애플의 요구 조건은 전력 소비 감축보다 성능 향상이 우선순위이기 때문에, TSMC는 5 나노 공정의 수율 확보에 주안점을 둘 것으로 전망된다. 또한 애플은 TSMC의 업그레이드된 5 나노 공정인 N5P 공정으로 2021년 3분기에 차세대 아이폰 (아이폰 13 시리즈) 용 A15 바이오닉 AP를 생산한다는 계획도 밝혔다. 또한 2022년 이후, 아이폰 14, 15 시리즈에 투입될 AP 용으로 TSMC의 2 나노 공정 기술이 적용될 것이라는 전망도 나오고 있다. TSMC는 2021년 하반기에 3 나노 공정 기반 제품의 시험 생산을 완료할 것이라고 밝혔다. 이를 위해 TSMC는 3 나노 공정 기술 개발에 총 61조 원을 투자할 것임을 천명하였다. 

2019년 하반기부터 본격화되어, 2020년부터 발효가 된 미국 정부 주도의 대 중국 (특히, 화웨이 생태계) 기술 및 무역 제재로 인해, 그간 위탁받아 제조하던 화웨이의 CPU와 AP인 기린 980, 990, 티엔강, 쿤펑 등의 칩 제조 불가능해지면서 TSMC는 매출에 타격을 입었으나, 전반적인 시장 지배력은 큰 변동이 없을 것으로 전망된다. TSMC는 미국 정부의 제재를 피하기 위해 화웨이와의 공식적인 거래 관계를 중단했다고 발표했으며, 그와 동시에 2020년 5월, 2021-2029년까지 총 120억 달러 규모로 미국 애리조나주에 5 나노 공정 파운드리 라인 신설하는 계획을 발표하였다. 특히, 애리조나 공장은 12인치 웨이퍼 기준 월 2만 장 생산 능력을 갖게 될 것으로 전망되며, 2024년 양산에 돌입하면 신규 고용 창출이 1,600명 이상 될 것으로 예상된다. TSMC의 애리조나 공장에서 생산될 제품의 주요 예상 고객은 NVIDIA와 애플이다.

TSMC는 2021년 3 나노공정 시험 생산 준비를 완료하고, 타이난시 근교에 총 28조 원을 투자하여 3 나노 전용 공정 라인을 신설하고, 2022년 하반기부터 양산에 돌입할 계획이다. 2020년 한 해에만 설비 투자에 150-160억 달러 규모의 투자를 한다. 2022년 하반기, TSMC는 3 나노 공정 제품을 양산할 계획을 세우고 있으며, 주요 고객은 애플의 아이폰 14에 들어갈 A16 AP칩이 될 것으로 보인다. 특히, 3 나노 공정은 5 나노 공정에 비해 30% 전력 소비 감축이 가능하며 동시에 10-15% 정도 성능이 향상될 것으로 보인다. TSMC는 2024년까지 후속 차세대 나노 공정으로서, 2 나노 공정 기술을 양산 단계로 진입시킨다는 계획이며, 이 역시 애플의 차세대 AP칩 생산을 타깃으로 한 것일 가능성이 높다. 주목할 부분은 애플의 맥 PC 용 반도체 (즉, ARM 설계 기반으로 개발된 애플실리콘)는 지금까지 인텔에서 생산되던 구조를 탈피하여, TSMC 5 나노 공정에서 원가 100달러 이하로 양산한다는 계획이 발표된 것이다. 실제로 애플과 TSMC는 2021년 상반기에 애플실리콘의 양산에 돌입하여 2021년 하반기에 차세대 맥을 출시한다는 계획이다. 류더인 TSMC 회장은 파운드리 시장의 지배력을 강화하기 위해 2020년 8월, 8천 명 규모의 신규 채용 계획 밝혔다. TSMC의 현재 임직원 규모는 5만 1천 명인데, 향후 6만 명 이상의 인력을 고용하는 업체가 될 가능성이 높다. 다만, TSMC의 핵심 공정 인력은 꾸준히 중국 파운드리 업체로 이직하고 있다는 것이 TSMC의 고민 중 하나이다. 

1.2. 삼성전자의 초미세 공정 로드맵

삼성전자는 기본적으로 TSMC와는 달리, 반도체 제조 업체이기도 하지만 설계 업체이기도 한 IDM (종합 반도체 설계-제조) 회사다. 즉, 경쟁 업체인 미국의 AMD, 인텔, 퀄컴, 애플 등이 삼성전자의 고객사가 되기도 하는 것이다. 따라서 결국 삼성전자의 파운드리 사업은 고객사와의 파트너십을 강화하기 위해 분사가 필요 불가결하다는 것이 주된 관측이었으나, 2020년 2월, 삼성의 DS (디지털솔루션) 부문장인 김기남 삼성전자 부회장은 당분간 파운드리 사업 부문의 분사 계획이 없음을 밝혔다. 삼성전자의 파운드리 조직은 독립 법인은 아니나, 지난 2017년, 파운드리 조직이 시스템반도체 사업부로부터 분리되었다. 참고로 SK하이닉스는 같은 해 5월, 100% 자회사 형태로 자사의 파운드리 사업부를 분리 독립시켰다. 현재 삼성전자 파운드리 사업부의 인력 규모는 1만 4천 명 수준이며. 매년 신규 채용하는 인력 규모는 수백 명에 달한다. 그러나 인력 규모를 놓고 보면, 삼성전자와 TSMC의 격차는 확대될 수밖에 없는 구조다. TSMC는 매년 수천 명의 인력을 채용하고 있으며, 그 규모는 앞으로도 계속 증가할 전망이다. 이에 대응하여 삼성전자는 파운드리 사업의 경쟁력 확보를 위해 향후 4-5년 간 최대 5천 명 안팎의 신규 채용을 단행할 가능성 높다.

삼성전자의 파운드리 사업이 본격화된 것은 2010년 경이다. 그렇지만 2010년대 중반까지는 삼성의 파운드리는 대부분 자사의 갤럭시 시리즈에 들어가는 모바일 AP칩인 엑시노스를 생산하기 위한 시설이었으며, 그나마도 대부분 DRAM 생산라인과 설비를 공유하는 상황이었다. 그러나 2017년 시스템반도체 부문으로부터 독립된 이후, 삼성전자의 파운드리 사업은 세계 시장에 본격적으로 뛰어들기 시작했다. 2018년 2월, 삼성전자는 화성 캠퍼스에 7조 원을 투자하여 EUV 전용 파운드리 라인 건설에 착수했다. 곧이어 3 나노 공정 기술 공개하였으며, 같은 해 10월, 7 나노 EUV 제품 공정 개발을 발표하였다. 2019년 상반기에는 고객사를 위해 3 나노 공정 설계 도구를 제공한다고 발표했으며, 같은 시기, 화성 팹 S3라인에 업계 최초로 EUV 기반 7 나노 공정 기반 제품의 양산을 시작했다. 2019년 4월, 삼성전자는 5 나노 제품 공정 개발, 7 나노 공정 기반 제품의 출하를 발표했는데, 참고로 TSMC의 5 나노 공정으로 제곱밀리미터 당 탑재할 수 있는 트랜지스터 밀도는 1억 8천5백만 개. 삼성전자는 같은 5 나노공정으로 1억 3천3백만 개 탑재하는 수준이었다. 2019년 12월, 삼성전자는 화성캠퍼스 S3라인에서 EUV 기반 6 나노 제품 (퀄컴 위탁) 양산에 돌입했다. 2020년 2월, 삼성전자는 미국 EUV PR 업체인 인프리아에 3천3백만 달러 투자하여 차세대 EUV lithography 공정 기술의 포석을 깔았다.

2020년 2월, 화성 팹의 EUV 전용 라인인 V1이 가동을 시작했고, 2020년 1분기에는 미국 통신장비업체인 시스코의 차세대 통신용 칩셋 위탁 생산 물량 수주에 성공했다. 2020년 1분기, 미국 구글로부터 인체 움직임을 측정하는 첨단 센서용 AP칩 위탁 생산을 수주했으며, 일부 설계까지도 위탁받았다. 2020년 1월, 삼성전자는 FinFET 이후의 차세대 FET인 GAA FET (Gate-all-around field-effect transistor) 기반 3 나노 공정 기술 개발을 공식화했다. 3 나노 공정 제품은 5 나노 제품 대비, 칩 면적이 35% 감소하며, 소비전력은 50% 감소, 동시에 처리속도 30% 향상되는 장점을 가지고 있다. 2020년 5월, 삼성전자는 8-9조 원 규모의 투자를 통해 평택 캠퍼스에 EUV 기반 파운드리 라인을 신설하여 (평택 팹 V2 라인), 2021년 하반기 본격 양산 돌입함을 발표했다. 현재 삼성의 파운드리 생산라인은 기흥 팹 (2개), 화성 팹 (3개), 오스틴 팹 (1개), 총 6개이며, 2021년부터 평택 팹이 추가됨으로써 7개의 파운드리 라인을 보유하게 된다. 2020년 7월, 삼성전자는 퀄컴의 차세대 모바일 칩셋 스냅드래곤 875G를 삼성의 EUV 기반 5 나노 공정으로 위탁 생산하기로 결정했음을 발표했으며, 퀄컴의 차세대 칩은 2021년 1분기부터 양산에 돌입한다. 2020년 8월, 삼성전자는 7 나노 EUV 시스템 반도체에 3차원 적층 패키지 기술인 X-cube (eXtended-Cube) 기술 적용한다고 발표했다. X-cube 기술은 전-공정 (pre-process)을 마친 웨이퍼 상태의 칩을 여러 개 모아 수직 방향으로 적층하여 하나의 칩으로 패키징 하는 기술을 의미한다. 또한 그간 EUV 공정에는 거의 적용되지 않던 TSV (Through Silicon Via) 기술을 적용하여 성능 향상과 소비 전력 감축을 동시에 달성할 수 있는 기술이다. 이는 EUV 리소그래피 전-공정뿐만 아니라, 패키징 같은 후-공정 (post-process)에서도 기술 경쟁력을 확보했음을 내포하는 것이다. 이는 고성능 시스템 반도체뿐만 아니라 스마트폰 AP칩 핵심 기술로도 활용 가능하다. 2020년 하반기, 미국 GPU 업체인 NVIDIA의 RTX30 시리즈 GPU를 삼성의 8 나노 공정으로 생산한다는 뉴스가 전해졌다. 참고로 NVIDIA의 이전 세대 GPU인 RTX20 시리즈는 TSMC의 12 나노 공정으로 생산했다. 데이터센터용 그래픽 칩인 GA100은 TSMC의 7 나노 공정으로 생산했다. NVIDIA는 향후 2-3년 동안 자사의 차세대 GPU 칩의 삼성전자 파운드리 양산 비중 확대한다는 계획을 밝혔다. 2020년 2분기, 삼성은 5 나노 공정 기반 제품의 양산 시작했다. 2020년 8월, 미국의 IBM은 차세대 기업형 클라우드 서버용 CPU ‘파워 10’을 공개했는데, 서버용 CPU 중에서는 최초로 삼성전자의 EUV 기반 7 나노 공정을 통해 생산한다고 발표했다. 자사의 기존 제품인 파워 9에 비해 7 나노 공정 기반의 차세대 제품은 성능이 최대 3배 향상될 것으로 전망된다. 2021년 하반기-2022년 상반기 중, 삼성은 3 나노 공정 제품의 양산을 시작할 계획을 발표했다. 

2. 2020년 이후 양사의 기술 전쟁 판도는 어떻게 될 것인가?

TSMC는 글로벌 파운드리 시장 지배력을 강화하기 위해 EUV 장비 독점 공급업체인 네덜란드의 ASML에게 2021년까지 EUV 장비 40대의 구매를 요청했다. 참고로 TSMC는 현재 30-35대 규모의 EUV 장비를 보유하고 있는데, 이는 전 세계 EUV 장비의 60%를 넘는 규모다. 이에 대항하여 삼성은 2018년, 업계 최초로 EUV를 10 나노 이하급 양산 공정에 도입했지만, 현재 보유한 EUV 장비는 15대 규모 안팎이며, 그나마 2021년에 발주할 규모도 10대 안팎이 될 것으로 전망된다. 이는 향후 5 나노 이하 파운드리 공정에서 단순하게 수치만 따져도 70 대 25 수준으로서 양사의 점유율 차이가 현재의 51 vs 18에서 더 벌어질 것임을 예상할 수 있게 하는 수치이다. 참고로 ASML의 연간 EUV 생산 규모는 40-50대 수준인데, EUV 장비의 특성상, 실제 생산은 이에 훨씬 못 미친다. 실제로 2020년 생산 규모는 20대를 조금 상회한다. 2021년에도 생산 규모는 30대 정도에 머무를 가능성이 높은데, 이는 이미 TSMC가 주문한 40대에도 한참 못 미치는 규모다. 결국 2021년 이후의 5 나노급 공정에서 파운드리 점유율은 양사가 ASML로부터 얼마나 많은 EUV를 확보하는지에 따라 결정될 가능성이 높다.

2020년 이후의 글로벌 파운드리 시장에서도 당분간 TSMC의 경쟁력과 지배력은 큰 도전을 받지 않을 것이다. 기본적으로 TSMC의 강점은 오로지 반도체 파운드리에 특화되어 고객사의 필요를 캐치하는 능력이 탁월하다는 것이다. ‘고객사와 경쟁하지 않는다’는 TSMC의 사훈에서도 볼 수 있듯, 한 번 파트너십을 맺은 고객사와는 신뢰 관계를 끝까지 유지하며, 고객사의 비즈니스 영역을 건드리지 않는다. 미국과 중국의 관계가 악화일로에 치달으면서 미국 정부 주도의 대 중국 반도체 기술 굴기 견제 국면 속에서도 TSMC는 중국의 화웨이, 그리고 화웨이의 자회사 하이실리콘과의 관계를 끝까지 유지했는데, 그 배경에도 이러한 TSMC의 문화가 자리 잡고 있다. 

파운드리 업계에서 파트너십과 기술력에 대한 신뢰와 더불어, 기술 유출에 대한 염려를 하지 않게 만드는 것도 매우 중요하다. 파운드리 업체의 특성상, 팹리스 파트너사가 자사의 신제품을 생산 위탁할 경우, 설계의 대부분을 파운드리 업체와 수개월 이상 공유해야 한다. 충분히 기술이 유출될 수 있는 환경이고 시간이지만, TSMC는 설계 기술을 유출하여 독자적으로 반도체 칩을 생산하려는 시도를 한 적이 거의 없다. 또한, 다양한 분야의 다양한 성능 조건을 만족해야 하는 시스템 반도체 칩 생산에 특화되어 있기 때문에, 오히려 고객사의 설계 오류를 미리 잡아 주거나, 더 좋은 성능의 설계로 개선하는 제안을 하기도 한다. 또한 고객사의 차세대 제품에 대한 고민을 같이 하며, 공생관계를 이어간다. 애플과의 협업은 끊임없이 차세대 반도체 칩의 성능 개선을 요구하는 ‘갑’으로서의 애플에 대해, ‘을’로서의 파운드리 업체로 자리매김했지만, 역으로 생각하면, 애플의 요구를 맞춰 줄 수 있는 회사는 TSMC 밖에 없다는 뜻이기도 하다. 이는 실제로 애플이 자사의 모바일 AP칩인 A12에서 A13으로 가는 과정에서 TSMC의 노하우에 많이 의존했다는 분석에서도 확인할 수 있는 부분이다. 이러한 발전적인 공생관계와 신뢰를 기반으로, 요구 조건이 까다롭기로 유명한 애플은 자사의 아이폰, 아이패드 같은 모바일 기기는 물론, 차세대 맥 PC의 애플실리콘 같은 CPU 생산을 기존의 인텔에서 TSMC에게 위탁 생산을 하기로 결정하기도 했다. 이 같은 결정은 모바일 AP 생산의 성능 기준을 장기간 만족시킨 TSMC의 기술력과 더불어, 애플만의 성능의 개선 노하우를 정확히 맞출 수 있는 파트너 회사로서 TSMC가 낙점되었기 때문으로 유추된다.

이에 반해 삼성전자는 파운드리 업계의 후발주자로서 비교적 짧은 시간 동안 세계 2위의 삼성전 자리까지 자리매김을 했다. 이러한 고속 자리매김의 배경에는 삼성전자만의 강점이 있는데, 그것은 바로 삼성전자가 파운드리에만 국한된 비즈니스를 하지는 않는다는 것이다. 애초에 DRAM 등 메모리 반도체 미세 공정의 원가 절감과 성능 개선에서 오랜 기간 노하우를 쌓아 온 회사이기 때문에, 약 10여 년 전부터 시작한 짧은 업력의 파운드리 사업이지만, 겨우 10년 만에 TSMC에 이어 세계 2위의 점유율을 갖는 업체가 되었다. 여전히 삼성전자 반도체 매출에서 메모리 반도체가 차지하는 비중은 시스템 반도체에 비해 막중하지만, 점차 적용 분야가 다양해질 시스템 반도체 시장을 생각건대, 삼성전자의 파운드리 사업은 지속적으로 발전할 가능성이 크다. 다만, 이러한 장점은 곧 단점이 되기도 한다. 무엇보다 파운드리 사업 부문이 삼성전자로부터 독립된 법인으로 존재하지 않기 때문에, 삼성전자와 경쟁 관계에 있는 다른 팹리스 업체들의 신뢰를 더욱 강건하게 만들기 어렵다. 예를 들어 삼성전자는 자사의 스마트폰과 태블릿 PC 시리즈 갤럭시 시리즈에 탑재되는 AP인 엑시노스를 생산하기도 하는데, 이는 애플의 AP인 A 시리즈, 퀄컴의 모바일 AP인 스냅드래건 시리즈와 시장이 정확히 겹치는 분야다. 모바일 AP 시장에서 경쟁하고 있는 업체의 하위 사업 부문에 자사의 설계 기술이 그대로 노출될 수 있고, 특히 초미세 공정 부분에서, 특허로는 공개되지 않는 기술적 성능 개선의 노하우가 고스란히 삼성전자에게 넘어갈 위험을 감수하고서라도 자사의 차세대 AP 생산을 위탁할 업체는 그리 많지 않다. 미국의 퀄컴의 경우, 최신 세대가 아닌 구세대, 혹은 상대적으로 낮은 성능 스펙의 AP를 간혹 삼성전자 파운드리에 위탁하기도 하나, 그것은 이미 충분히 스펙이 알려진 상태에서 진행되는 프로젝트일 뿐이었다. 삼성의 파운드리 사업이 충분히 성장 가능성이 있지만, 삼성전자라는 모기업에서 분사되지 않는 한, 파운드리 사업의 성장의 한계가 분명하다는 것 역시 주목할 부분이다. 지난 2017년 상반기, SK하이닉스는 자사의 파운드리 사업 부문의 성장 가능성 확대를 위해, 파운드리 사업을 본사로부터 분리 독립시킨 것은 삼성전자가 참고할 수 있는 좋은 사례다.

그림 3. 노드별 (나노미터 별) 미세 공정 수준에 따른 반도체 웨이퍼의 생산 단가 (출처: TSMC)

그럼에도 불구하고 삼성전자는 당분간 파운드리 사업을 본사로부터 분리 독립시킬 계획이 없음을 천명하였다. 이러한 상황에서 삼성전자가 업계 1위 TSMC와 경쟁하기 위해서는 기본적으로 기술력 확보가 뒷받침되어야 하는 것은 물론, 고객사에 대한 영업이 맞춤형으로 타게팅될 필요가 있다. 예를 들어 최근 IBM의 기업용 클라우드 서버 컴퓨터용 CPU 생산을 자사의 EUV 기반 7 나노 공정 파운드리로 수주한 것은 그러한 노력이 결과로 나타난 것으로 볼 수 있다. 서버용 컴퓨터뿐만 아니라, 앞으로 점차 그 시장이 확대될 자율 주행차를 타깃으로 한 MCU나 차량 제어용 AP를 타깃으로 한 파운드리, 증강현실 기반 엔터테인먼트 고성능 정보처리 반도체 칩을 타깃으로 한 파운드리 등도 새롭게 창출될 수 있는 시장이며, 이러한 시장은 기존의 TSMC가 주목하지 않는 시장이면서, 삼성전자가 비즈니스 영역으로 진출하고 있는 부분이므로, 삼성의 파운드리 시장 확대 가능성은 TSMC에 비해 높다고 볼 수 있다.

양사의 기술 전쟁은 향후 7 나노, 5 나노, 3 나노, 그리고 2 나노 이하급으로 계속 진행될 가능성이 높다. 이럴 수밖에 없는 가장 큰 이유는, 초미세 공정 기반의 반도체 칩으로 갈수록 원가가 상승되는 폭이 매우 커져서, 시장에서의 부가가치가 훨씬 더 커지기 때문이다. 실제로 그림 3에 보인 것 같이, DUV 등의 범용 리소그래피 기술에 기반한 반도체 칩에 비해, EUV 리소그래피 기반의 7 나노 공정 이하의 기술에 기반한 반도체 칩은 생산단가가 10배 이상으로 형성된다.

3. 2020년 이후 양사의 기술 전쟁 핵심은 무엇인가?

5 나노 공정까지 TSMC에 비해 조금씩 양산 돌입에 뒤쳐지고 있는 양상을 보이고 있는 삼성전자가 현재의 TSMC 주도 판도를 뒤집을 수 있는 차세대 트랜지스터 집적 공정으로 내세우고 있는 것은 gate all around (GAA) FET이다. GAA FET 개념은 1986년 처음 보고되었으며, 실제로 시연된 것은 2006년이다. 2021년 3 나노 공정부터 삼성전자가 자사의 파운드리에 적용할 계획을 세우고 있는 GAA는 그 구조상 글자 그대로 전자가 흐를 공간을 3차원 정도가 아니라 360도로 만들어 FinFET보다 더 작은 공간에서도 전자가 지날 공간을 확보하는 기술로서, 과거부터 FinFET 다음 미세 공정 기술로 연구되어 왔다. 그림 4에 보인 것 같이, GAA FET에서는 전류가 흐르는 채널의 4면을 게이트가 둘러싼 구조를 가지고 있다. 이 때문에 전류의 흐름을 FinFET에 비해 더 세밀하게 제어할 수 있다. 동시에 더 적은 전력을 사용할 수 있으므로 소비 전력 효율이 높아진다. GAA FET의 경우, 다만 예전 공정 기술 수준으로는 10 나노 이하급의 GAA 제조 난이도가 너무 높아 경제성이 없는 것으로 판단되었으나, 5 나노 이하급 EUV 리소그래피 기술이 안정화 단계에 접어들면서, 나노와이어 (nanowire)나 나노쉬트 (nanosheets)를 기반으로 하는 GAA 기술의 구현 가능성, 나아가 양산 가능성이 높아지고 있다. 실제로, 초기 GAA FET 형태인 나노와이어 기반 형태의 채널을 채용한 GAA FET의 경우, 전류 흐름 제어 정밀도는 높아지나, 개별 채널에서의 충분한 전류 밀도가 확보되지 않는다는 단점이 있을 수 있다. 이데 대해 삼성전자는 2019년에 공개한 나노쉬트 형태의 채널을 채용한 GAA FET 기술을 공개하였는데, 이를 multi bridge channel FET (MBC FET)라고 명명하였다 (그림 4 참조). MBC FET의 경우, 7 나노 공정 FinFET 대비, 물리적 공간을 45% 이상 절감할 수 있었으며, 소비전력 역시 50% 절감, 성능은 35% 개선 효과가 있음을 보고하고 있다. 삼성전자는 MBC FET을 기반으로 3 나노 이하급 차세대 공정에서 더더욱 인공지능, 자율주행, IOT 분야로의 고객사 확대에 나선다는 전략을 세우고 있다.

그림 4. 삼성전자의 GAA FET 기술 (MBCFET) (출처: 삼성전자)

이에 반해 지난 2020년 8월, 차세대 3 나노 공정 계획 (3N process)을 발표한 TSMC는 3 나노 공정에서도 이전 방식의 FinFET 기술을 그대로 채용할 것임을 천명하였다. 

그림 5. TSMC의 파운드리 노드 프로세스 (출처: 아난드텍)

그림 5에 보인 것 같이, 3 나노 공정에서는 이전 5 나노 공정 대비, 30% 이상의 소비 전력 절감, 10-15% 이상의 성능 향상이 예상되는데, 트랜지스터의 아키텍처 자체는 FinFET를 사용하므로, 결국 이 공정의 양산 가능성은 이전에 비해 30% 이상 줄어든 선폭 (linewidth)을 갖는 FinFET, 특히 Fin 형태의 매우 얇은 채널 (channel)을 어떻게 제조하는지에 달려 있다. 이 역시 EUV 리소그래피 기술이 점차 안정화됨에 따라 양산 가능성이 충분히 올라갈 것으로 전망되나, 역시 그에 비례하여 공정 비용과 선행 R&D 비용이 동반하여 급상승하게 된다는 단점이 따른다. 또 한 가지 FinFET 기반의 초미세 공정이 갖는 단점은 4 나노 이하의 공정에서는 더 이상 동적 전압을 줄이는 것이 거의 불가능해진다는 것이다. 이는 한계 선폭 이하로 갈 경우, 지나치게 낮은 동적 전압이 반도체 회로의 동작 오류를 불러오기 때문이며, 일부 결함이 있는 부분은 전압 버스트 (burst) 오류가 발생하여 회로 전체에 막대한 치명적 영향을 줄 수 있기 때문에, 전압을 한계치 이하로 낮추는 것이 불가능하다. 또한 FinFET 기반의 패터닝은 10 나노 이하로 갈수록, 미세화가 진행됨에 따라 클럭 마진이 감소한다. 배선이 지나치게 오밀조밀해지면 배선 저항이 증가하고, 따라서 클럭을 일정 이상 높이기 어렵기 때문이다. 너무 높이면 과전압이 걸려 동작 오류 확률이 증가한다. 높은 주파수의 클럭이 필요 없는 모바일 AP에서는 고밀도 HD 셀 (6.0T) 적용되고, 높은 주파수의 클럭이 필요한 PC용 CPU나 GPU에서는 고성능 HP셀 (7.5T)를 적용되는 이유이기도 하다. FinFET의 구조적인 한계에 대응하기 위해 TSMC는 2022년 이후, 2 나노공정 이후부터는 GAA FET 기술을 채용할 계획을 밝혔는데, 3 나노공정부터 기술을 누적해 올 삼성전자에 대비하여, 2 나노공정부터 GAA FET을 채용할 TSMC가 과연 얼마나 비용 절감과 성능 개선을 이룩할 수 있을지가 양산 가능성 실현의 관건이다.

4. 결론

2020년대 이후의 글로벌 반도체 업계는 파운드리와 팹리스 형태로 분업화되는 구조가 고착화될 것이다. 특히, 10 나노미터 이하의 초미세 공정을 필요로 하는 고성능 시스템 반도체 칩의 수요가 다각화되면서 맞춤형 생산, 지능형 반도체 생산, 인공지능 스마트 칩 생산, 각종 센서 정보가 통합된 SoC 칩 등에 대한 수요가 폭증할 것으로 전망된다. 현재 글로벌 파운드리 시장의 70%를 양분하고 있는 TSMC와 삼성전자의 점유율은 앞으로도 큰 변동이 없을 것으로 보이나, 그중에서도 TSMC의 시장 지배력과 경쟁력은 당분간 공고하게 유지될 것으로 보인다. 삼성전자는 현재의 2위의 위치가 유지되는 것에 대해 후발주자인 SK하이닉스, UMC, SMIC, 글로벌 파운드리, 인텔 등의 추격을 받겠지만, 후발주자 대비 1-2세대 이상 앞서 있는 공정 기술을 보유하고 로드맵 상에서 계속 시험을 성공하고 있기 때문에, 역시 기술 경쟁력은 유지될 것으로 보인다. 삼성전자의 스마트 기기 시장에서의 지배력 지형에 변동이 생김에 따라, 삼성전자의 파운드리 사업 부문은 향후 분사되어 독립 법인화될 가능성이 충분히 존재하며, 그 경우 TSMC처럼 파운드리 전문 기업이 신설되어 국내 반도체 생태계의 한 축이 공고해질 것으로 전망된다. 2020년대 중반 이후의 파운드리 산업의 핵심 경쟁력은 FinFET 이후의 GAA FET 같은 신형 트랜지스터 아키텍처와 현 EUV 리소그래피 기술과의 결합이 될 것이며, 2030년대가 가까워질수록, GAA FET 이후의 신개념 아키텍처와 극초미세 공정 기술에 대한 요구가 거세질 것으로 전망된다.