by
Aug 23. 2022
TSMC VS 삼성전자의 진검승부
TSMC의 베일
22일 업계와 외신 등에 따르면 TSMC는 3나노 공정 파운드리 첫 고객으로 애플을 확보하고 다음 달 3나노 칩 양산에 들어간다고 합니다.
TSMC가 다음 달 3나노 양산에 돌입하게 되면 삼성전자에 이어 두 번째로 3나노 양산을 시작하게 됩니다.
삼성전자와 TSMC의 선단 공정 3나노의 본격적인 파운드리 기술 경쟁이 본격화될 것으로 보입니다.
대만 IT매체 디지타임스 등은 애플이 자체 설계한 M2 프로 칩에 TSMC의 3나노 공정이 적용될 것이라고 보도했습니다. 하지만 TSMC의 3나노에 대한 여러 가지 의문점이 있습니다. 올해 6월에 개최된 "TECHNOLOGY SYMPOSIUM"에서 새로운 공정인 다운그레이드(DOWN-GRADE)로 보이는 N3E공정을 새롭게 발표했다는 것입니다. TSMC의 FinFET 3나노 공정이 순탄치 않음을 유추해 볼 수 있습니다.
반면, 삼성전자의 24년에 계획되어있는 GAA 2세대 공정은 5LPE공정 대비 PPA(Power, Performance, Area)상 전력은 50% 절감, 성능(속도)은 30% 향상, 면적(집적도, 밀도)은 38% 축소로 1세대 공정에서 약점으로 보이는 집적도를 대폭으로 향상하기에 더욱 기대가 커집니다.
반면, TSMC의 3나노의 최상급 버전인 N3X는 자사의 N5공정 대비, 전력은 30% 절감, 성능(속도)은 15% 향상, 면적(집적도, 밀도)은 60% 축소될 것이라고 알려져 있습니다.
좌, 삼성전자 3나노 비교군인 5PLE공정 / 우, TSMC의 N5공정 집적도물론, 현재 양산중인 삼성 파운드리의 GAA 1세대 공정은 자사 대비 5LPE공정 대비 PPA로 봤을 때, Power는 45% 절감, Performance는 23% 향상, Area(면적)는 16% 축소라는 명확한 성능 개선의 폭을 발표하였습니다. 물론, 일부의 전문가들과 엔지니어들은 이번 삼성전자의 GAA 1세대 공정이 집적도(Area)가 다소 아쉬운 수치라고 평가하고 있습니다. 비교군인 5PLE의 집적도 또한 경쟁사인 TSMC의 N5와의 차이가 크기 때문입니다. 하지만 아직
TSMC의 3나노의 초기 버전인 N3공정의 성능 개선의 폭이 밝혀지지 않았습니다
하지만, 20일 해외 정보기술(IT) 매체 맥루머스는 최근 대만 커머셜타임스를 인용해 TSMC가 9월인 다음 달부터 애플용 3나노 칩(M2) 대량 생산에 돌입할 예정이라고 보도했습니다. 까다로운 보안 때문에 정확한 정보 공개가 잘 이뤄지지 않는 파운드리에서 통상 고객사 네임밸류는 안정적인 수율 확보의 바로미터(기준)로 인식되기 때문에 애플이 칩 생산을 맡길 정도로 TSMC의 3나노 공정이 안정화에 접어든 것 아니냐는 분석이 나오고 있습니다. 나의 삼성전자 GAA 3나노의 시크릿에서 이야기한 것처럼 애플의 칩 수주는 다품종 소량생산의 파운드리의 벽을 무너트려 소품종 대량생산을 가능하게 하는 치트키이기에 수율과 성능 향상에 직접적인 영향을 미칠 것으로 생각됩니다.
TSMC의 3나노 애플칩 적용 보도가 나오자 업계에서는 최근 TSMC의 '인텔 리스크'가 해소된 것 아니냐는 추측을 내놓고 있습니다. 다만, 대만 시장조사기관 트렌드포스는 최근 TSMC가 3나노 양산을 위한 생산시설 확장 계획에 차질을 빚을 수 있다는 전망을 내놨습니다. 최근, 인텔은 차세대 중앙처리장치(CPU) '메테오 레이크'에 들어갈 그래픽 엔진 'tGPU'(GPU 타일)의 생산을 TSMC에 맡겼다가 주문 물량 대부분을 취소하고 제품 검증을 위한 소량 생산으로 계획을 틀었습니다. 이처럼 인텔이 물량을 빼면서 TSMC의 3나노 기술력에 의구심이 제기되던 상태였습니다. 하지만 깐깐하기로 유명한 애플이 TSMC의 3나노 첫 고객사가 됐다는 보도가 나오자, 수익성이 날 정도의 수율을 TSMC가 확보했을 것이라는 분석이 힘을 받고 있습니다.
TSMC는 초기 버전인 N3 공정 외에 N3E와 N3P, N3S와 N3X 등 모두 5종류의 공정을 순차적으로 진행해 3나노 기술을 점진적으로 개선한다는 계획을 세운 것으로 알고 있습니다.
하지만, 삼성의 GAA(Gate All Around)는 구조적으로 TSMC의 FinFET 공정 대비, 성능의 척도가 되는 PPA 중 전력(Power)과 속도(Performance)에선 우월한 공정인 것은 부정할 수 없는 사실입니다.
물론, 대만 언론에서는 기존 FinFET 공정의 업그레이드 버전인 TSMC의 '핀플렉스'(FinFlex) 신공정이 삼성전자의 GAA보다 결코 뒤지 않는다고 이야기를 하고 있습니다. 핀플렉스는 기존 핀펫 공정에 아키텍처를 복합적으로 구성한 것이 특징입니다. 핀펫은 반도체를 입체(3D)로 설계해 지느러미(Fin, 핀)처럼 생긴 돌출부를 활용 전류가 드나드는 문(게이트)과 전류가 흐르는 길(채널)을 3개로 만든 기술입니다. 그간 1개 칩 또는 시스템온칩(SoC)에서는 1개 핀펫만 가능했지만 TSMC의 핀플렉스는 핀펫 기술을 보다 유연하게 적용해 누설 전류를 방지할 수 있다고 합니다.
초록, TSMC의 공정 집적도 / 파랑 삼성전자의 GAA 3나노 1세대 집적도*위 사진은 TSMC와 삼성전자의 공정별 집접도이며, TSMC가 테크놀로지 심포지엄에서 밝힌 N3E 공정의 예상 집적도를 나타낸 것입니다. TSMC의 3나노 1세대 N3공정의 집적도는 아직 알 수 없습니다.
저의 개인적인 견해를 이야기하자면, 삼성의 GAA공정이 TSMC의 핀플렉스'(FinFlex)보다는 구조상 근본적으로 앞서는 공정인 것은 분명해 보입니다. 하지만, 5나노에서 벌어진 집적도에 대한 개선의 폭이 아쉬운 삼성의 GAA 3나노 1세대 공정 대비 TSMC의 N3(핀플렉스)가 집적도 면에서는 앞설 가능성이 커 보입니다. 하지만, 전력(Power)과 속도(Performance) 측면에서는 삼성의 N3 1G(3나노 1세대)가 앞설 것 같습니다. 더욱이 애플의 M2칩의 수주 또한 신빙성이 적어 보입니다. 일부 물량만 TSMC의 핀플렉스(FinFlex) N3공정에서 생산되거나, 기존 공개된 것처럼 TSMC의 N5P(5나노)에서 생산될 가능성이 클 것으로 생각해 봅니다.
TSMC의 핀플렉스(FinFlex) N3공정의 베일이 벗겨질 날이 멀지 않았습니다.
개인적인 견해이니 참조만 하세요
저는 그저 팝콘을 들고 "TSMC VS 삼성전자의 3나노 진검 승부"를 관람할 뿐입니다.
